ESMT
SDRAM
M52S128324A
1M ×32位×4银行
同步DRAM
特点
JEDEC标准的2.5V电源
LVTTL与复用地址兼容
四家银行的操作
MRS周期与解决关键程序
- CAS延迟( 1 , 2 & 3 )
- 突发长度(1, 2,4, 8 &全页)
- 突发类型(顺序及放大器;交错)
所有的输入进行采样的正边沿
系统时钟
特殊功能的支持
- PASR (部分阵列自刷新)
- TCSR (温度补偿自刷新)
发出EMRS
- DS (驱动力)
DQM用于屏蔽
自动&自我刷新
64ms的刷新周期( 4K周期)
订购信息
产品编号
M52S128324A-7TG
M52S128324A-7BG
最大
频率。
143MHz
143MHz
包装评论
86 TSOPII
90 FBGA
86 TSOPII
90 FBGA
无铅
无铅
无铅
无铅
M52S128324A - 10TG 100MHz的
M52S128324A - 10BG的100MHz
概述
该M52S128324A是134217728位同步的高数据速率动态随机存储器组织成4× 1,048,576字由32位。
同步设计允许在每个时钟周期中使用系统时钟的I / O事务处理可精确的周期控制。
的工作频率范围,可编程脉冲串长度和可编程延迟允许在同一个设备是一个有用
各种高带宽,高性能存储系统的应用程序。
晶豪科科技有限公司
出版日期: 2009年3月
修订: 1.4
1/47