ESMT
移动DDR SDRAM
M53D128168A
工作温度条件-40 ° C〜 85°C
2M ×16位×4银行
移动
DDR SDRAM
特点
JEDEC标准
内部流水线双数据速率的体系结构,两个数据
每个时钟周期的访问
双向数据选通( DQS)
无DLL ; CLK到DQS不同步。
差分时钟输入( CLK和CLK )
四银行操作
CAS延迟: 2,3
突发类型:顺序和交错
突发长度: 2 , 4 , 8
特殊功能的支持
-
PASR (部分阵列自刷新)
-
内部TCSR (温度补偿自
刷新)
-
DS (驱动力)
除了数据& DM所有输入进行采样在上升
在系统时钟的上升沿( CLK)
我的数据在数据选通信号的两边/ O转换( DQS )
DQS是边沿对齐与读取数据;居中对齐
与写入数据
数据屏蔽( DM)只写屏蔽
V
DD
/V
DDQ
= 1.7V ~ 1.9V
自动&自我刷新
15.6us刷新间隔( 64ms的刷新周期, 4K周期)
1.8V LVCMOS兼容的输入
60球BGA封装
订购信息:
产品型号
M53D128168A -7.5BAIG
M53D128168A -10BAIG
最大频率
133MHz
100MHz
VDD
1.8V
包
8x13毫米
BGA
评论
无铅
无铅
功能框图
CLK
CLK
CKE
地址
模式寄存器&
扩展模式
注册
时钟
发电机
组D
C银行
B组
行解码器
ROW
地址
卜FF器
&放大器;
刷新
计数器
银行
的DQ
检测放大器
DM
CAS
WE
数据控制电路
输入输出&
卜FF器
闩锁电路
RAS
控制逻辑
CS
命令解码器
COLUMN
地址
卜FF器
&放大器;
刷新
计数器
列解码器
DQ
晶豪科科技有限公司
出版日期: 2008年12月
修订: 1.0
1/46