EtronTech
功能说明
EM68932DVKB
这个128Mb的移动DDR SDRAM的是含有一个高速的CMOS ，动态随机存取存储器
134217728位。它在内部配置为四银行DRAM 。每一个33554432位的银行是
组织为4096行× 256列32位。该128Mb的移动DDR SDRAM采用双数据速率
体系结构来实现高速操作。 EM68932D被施加以减少泄漏并刷新电流
同时实现了非常高的速度。双倍数据速率的体系结构本质上是一个的2n预取结构，
与用于传输每时钟周期两个数据字的I / O的球的接口。单读或写
访问用于128Mb的移动DDR SDRAM包括一个单一的2n比特宽，一个时钟周期的数据传输
内部DRAM芯和两个相应的n比特宽的二分之一时钟周期的数据在I / O的球传输。
读取和写入访问的移动DDR SDRAM是迸发导向;存取开始在选定的位置
并继续在编程序列位置的设定的号码。访问开始用
激活命令，然后接着是读或写命令。地址位重合注册
在激活命令用于选择银行和行访问（ BA0 ， BA1选择银行， A0〜
A11选择行） 。地址位（ BA0 ， BA1选择银行， A0 -A7选择列）注册
一致的READ或WRITE命令是用来选择用于突发的起始列位置
访问。
需要注意的是在标准的DDR设备中使用的DLL（延迟锁定环）电路不包括在移动
DDR SDRAM 。它已被省略，以节省电力。
之前的正常操作中，移动的DDR SDRAM必须初始化。
上电和初始化
移动的DDR SDRAM必须被加电并以预定的方式进行初始化。操作程序
比规定可能会导致不确定的操作等。要正确初始化移动DDR SDRAM ，
该序列必须遵循：
1.为防止装置闩锁，所以建议核心电源（Ⅴ
DD
）和I / O电源（V
DDQ
）是从
同样的电源和同时提出。如果使用独立的电源时， V
DD
必须
导致V
DDQ
.
2.一旦电源电压是稳定的和CKE ，被驱赶高，可以安全地应用该时钟。
3.一旦时钟是稳定的，一为200μs （最小值）的延迟要求的移动DDR SDRAM的前
施加一个可执行指令。在此期间， NOP或取消命令，必须在发行
命令总线。
4.发出预充电ALL命令。
5.发出NOP或取消，至少T指令
RP
时间。
6.发出一个自动刷新命令，随后NOP或取消，至少T指令
RFC
时间。问题一
第二个自动刷新命令，随后NOP或取消，至少T指令
RFC
时间。作为其一部分
在个性化的序列，两个自动刷新命令，必须出具。通常情况下，这两个
命令是在该阶段发出如上所述。另外，第二个自动刷新命令
并能步骤10和11之间发出的NOP或取消选择序列。
7.使用模式寄存器设置命令，根据需要加载的标准模式寄存器。
8.发行NOP或取消，至少T指令
MRD
时间。
9.使用模式寄存器设置命令，加载扩展模式寄存器所需的操作
模式。需要注意的是，其中的标准和扩展模式寄存器编程序列是
不是关键的。
10.发行NOP或取消，至少T指令
MRD
时间。
11.移动DDR SDRAM已经被正确的初始化，并准备接受任何有效的命令
.
钰创机密
6
1.0版
2009年8月
ETRON [ ETRON TECHNOLOGY, INC. ]
