ST16C2550
发送（ THR ）和接收（ RHR ）控股稳压
存器
串行发送器部分由一个8位的
发送保持寄存器（ THR）和发送移位
寄存器（ TSR ） 。在THR的状态中提供
线路状态寄存器（ LSR ） 。写入THR
传输数据总线（ D7-D0 ）与内容
TSR和UART通过THR ，提供了THR
是空的。在LSR寄存器THR空标志
被设置为逻辑1时，发射机是空的或
当数据被传送到TSR。注意，写
操作可在发送保存执行
寄存器空标志位被置位（逻辑0 = FIFO满，逻辑1 =
至少有一个FIFO位置可用） 。
串口接收部分还包含一个8位
接收保存寄存器， RHR和接收串行
移位寄存器（ RSR ） 。接收数据从除去
2550和接收FIFO读RHR
注册。所述接收部提供了一种机制，以
防止错误的开始。在开始的下降沿或
假起始位，内部接收器，计数器开始
计数时钟的16倍时钟速率。经过7 1/2个时钟
起始位时间应转向的中心
起始位。在这个时候，在开始位被采样并且如果它是
仍然是一个逻辑0被验证。评估的起始位
这种方式可以防止接收器的组装
错误的字符。接收器的状态代码将公布
在LSR 。
中断使能寄存器（ IER ）
中断使能寄存器（ IER ）口罩间
从接收器准备就绪，发射空，线路中断产生
状态和调制解调器状态寄存器。这些中断
通常会被视为在INT AB输出管脚。
IER VS发送/接收FIFO中断模式
手术
当接收FIFO （ FCR BIT - 0 =逻辑1）
接收中断（ IER BIT - 0 =逻辑1 ）使能，
接收中断和寄存器状态将反映
以下：
A）接收RXRDY中断（ 2级ISR接口
中断）被发送到外部的CPU ，当接收
修订版3.20
15
FIFO已达到设定的触发电平。它会
被清零时，接收FIFO低于
编程的触发点。
B）接收FIFO的状态也将体现在
用户可访问ISR寄存器时，接收FIFO
触发电平为止。无论是ISR寄存器接收
状态位和中断将被清除时，
FIFO低于触发水平。
C）接收数据就绪位（ LSR BIT - 0 ）被设置为
只要一个字符是由移位传送
寄存器（ RSR）到接收FIFO 。这是复位时
FIFO为空。
D）当发送FIFO中断是恩
禁止时，产生一个中断时发送
FIFO为空由于数据由卸
TSR和UART进行经传输的传输
媒体。中断被清除或者通过读取
ISR寄存器或通过加载THR用新数据
字符。
IER VS接收/发送FIFO查询模式OP-
关合作
当FCR BIT - 0等于逻辑1 ;复位IER位
0-3使2550的FIFO查询模式
操作。在这种模式下，不产生中断
并且用户必须轮询LSR寄存器为TX和/或
接收数据状态。由于接收机和发射机
有单独的位在LSR中任一个或两者可以是
通过选择相应的用于在轮询模式
发送或接收控制位（S ） 。
A）中的LSR BIT -0为逻辑1 ，只要有一
字节的接收FIFO 。
B） LSR BIT 1-4将提供接收错误的类型，
或接收休息，如果碰到。
C） LSR BIT - 5将表明，当发送FIFO
空。
D）的LSR- BIT - 6将指示当两个发射
FIFO和发送移位寄存器是空的。
EXAR [ EXAR CORPORATION ]
