ST16C2550
概述
2550提供了串行异步接收数据
同步，并行到串行和串行至paral-
LEL的数据转换为发射机和
接收器部分。这些功能是必需的
转换的串行数据流转换成并行数据
需要用数字数据的系统。同步
为串行数据流是通过将完成
开始和停止位到发送数据而形成的数据
字符（字符为导向的协议） 。数据integ-
RITY通过把奇偶校验位的数据被保险
字符。奇偶校验位是通过接收器，用于检查
任何传输误码。所述电子电路，以
提供所有这些功能是相当复杂的特别
在一个单一的集成的硅制造时
芯片。 2550代表了这种带有集成
大大增强的功能。在2550与制造
先进的CMOS工艺。
2550是一个向上的解决方案，提供了双
与16字节的发送和接收的UART的能力
FIFO存储器，而不是没有任何的16C2450 。该
2550设计有高速调制解调器的工作和
共享的网络环境，需要快速的数据
处理时间。提高性能的实现
在由2550发送和接收FIFO ？的。这
允许外部处理器来处理更多的网络 -
荷兰国际集团一个给定的时间内的任务。例如，该
ST16C2450没有接收FIFO ，将要求非
加载RHR在93微秒（这个例子
采用了11位，包括启动一个字符长度/停止
在115.2Kbps的位） 。这意味着外部CPU的意志
要服务接收FIFO小于每100
微秒。然而，与16字节的FIFO中
2550 ，数据缓冲器将不需要卸/负载
荷兰国际集团为1.53毫秒。这增加了维修的时间间隔
给外部CPU的额外时间用于其他
应用程序和降低整体UART中断
服务时间。此外， 4种可选的接收
FIFO触发中断级是唯一提供
最大的数据吞吐量性能尤其
在多信道环境中操作时。该
FIFO存储器大大降低了带宽要求一
外部控制CPU的换货，增加per-
formance ，并降低了功耗。
2550能够工作到1.5Mbps的有24
兆赫。与晶体或7.3728外部时钟输入
兆赫，用户可以选择数据传输速率高达460.8 Kbps的。
丰富的功能设置2550 ，可通过
内部寄存器。可选的接收FIFO触发
水平，可选择的TX和RX波特率和调制解调器
接口控制都是标准配置。以下
上电复位或外部复位电源， 2550是
软件与上一代兼容
ST16C2450.
功能说明
UART的A-B功能
在UART为用户提供了对双能力
定向的外部之间传送信息
的CPU，在2550包，和一个外部串行DE-
副。在片选引脚-CSA和/或-CSB逻辑0
允许用户配置，发送数据和/或接收
通过UART通道A - B数据。单独通道
选择函数示于下面的表2中。
表2 ，串口选择指南
芯片选择
-CS A-B = 1秒
-CS A = 0
-CS B = 0
内部寄存器
2550提供了两套内部寄存器（ A和
B）由每12个寄存器用于监测和
控制在UART的每个信道的功能。
这些电阻，示于下表3中。该
UART的寄存器可以用作数据保持寄存器
（ THR / RHR ） ，中断状态和控制寄存器
（ IER / ISR ） ，一个FIFO控制寄存器（ FCR ） ，线状态
和控制寄存器（ LCR / LSR ） ，调制解调器状态和
控制寄存器（MCR / MSR ），可编程数据
速率（时钟）的控制寄存器（DLL / DLM）和一个用户
计税暂存寄存器（ SPR ） 。
8
功能
无
UART通道A
UART通道B
修订版3.20
EXAR [ EXAR CORPORATION ]
