XR16L2550
修订版1.1.2
具有16字节FIFO低电压DUART
引脚说明
引脚说明
N
AME
32-QFN
P
IN
#
44 - PLCC 48 - TQFP
P
IN
#
P
IN
#
T
YPE
D
ESCRIPTION
数据总线接口
A2
A1
A0
D7
D6
D5
D4
D3
D2
D1
D0
IOR ＃
18
19
20
2
1
32
31
30
29
28
27
14
29
30
31
9
8
7
6
5
4
3
2
24
26
27
28
3
2
1
48
47
46
45
44
19
I
地址数据线[2：0 ] 。这3个地址线选择之一
在数据总线交易的UART通道A / B的内部寄存器
化。
数据总线[ 7 ： 0 ] （双向） 。
IO
I
输入/输出读选通（低电平有效） 。下降沿鼓动
内部读周期和从内部检索数据字节
寄存器的地址线[ ： A0 A2 ]指出。该数据字节
放在数据总线上，以允许主处理器读它上
上升沿。
输入/输出写选通（低电平有效） 。下降沿鼓动
内部写周期和上升沿传送数据字节
数据总线到内部寄存器的地址指定
线。
UART通道A选择（低电平有效） ，使UART通道A中
该设备用于数据总线操作。
UART通道B选择（低电平有效） ，使UART通道B中
该设备用于数据总线操作。
UART通道A中断输出。的输出状态被定义
用户通过MCR的软件设置， [3]。 INTA设置
到活动模式（高电平有效）和OP2A ＃输出为逻辑0
当MCR [ 3 ]被设置为逻辑1的INTA被设置为三态
模式和OP2A ＃为逻辑1时， MCR [ 3 ]被设置为逻辑0
（默认值） 。
UART通道B中断输出。的输出状态被定义
用户通过MCR的软件设置， [3]。 INTB设置
到活动模式和OP2B ＃输出为逻辑0时的MCR [3]是
设置为逻辑1 INTB设置为三态模式和OP2B ＃为
逻辑1时， MCR [ 3 ]设置为逻辑0 （默认值） 。
IOW ＃
12
20
15
I
CSA ＃
CSB ＃
INTA
7
8
22
16
17
33
10
11
30
I
I
O
INTB
21
32
29
O
TXRDYA ＃
-
1
43
O
UART通道A发送器就绪（低电平有效） 。输出
提供TX FIFO / THR状态发送通道A.如果
它不使用时，将其悬空。
UART通道A接收器就绪（低电平有效） 。此输出亲
国际志愿组织的接收通道A.如果它不是RX FIFO / RHR状态
使用时，将其悬空。
RXRDYA ＃
-
34
31
O
3
EXAR [ EXAR CORPORATION ]
