XRT75L03D
三通道E3 / DS3 / STS -1线路接口的SONET失同步单元
修订版1.0.0
F
IGURE
1. B
LOCK
D
的作者IAGRAM
XRT 75L03D
SD I
SD Ø
在T
SC LK
CS
ř Ë SE牛逼
áç
X读牛逼75L 03 ð
串行
处理器
接口
CLKOU牛逼
E3 Ç LK ，D S3 Ç LK ，
ST S -1C LK
R L 0 1 _ （N ）
ř XO ñ
ř XC lkIN V
H 2 O ST / H W¯¯
ST秒-1 / D S3 _ （N ）
E3 _ （N ）
ř EQ EN _ （N ）
ř牛逼IP_ （N ）
R R以g _ （N ）
SR / ，D R
L L B _ （N ）
1。· ST H·R
牛逼牛逼IP _ （N ）
牛逼的R G_ （N ）
M牛逼IP _ （N ）
M R在G_ （N ）
D M Ø _ （N ）
峰值检波器
时钟
合成
倒置
HDB3/
B3ZS
解码器
ř XC lk_ （N ）
; R P 2 O 5 S _ （N ）
R N E G _ （ N） /
L C V_ （N ）
公司C /
均衡器
切片机
时钟&数据
建议安理
抖动
衰减器
M UX
当地
环回
LO S
探测器
REM OTE
环回
R L B _ （N ）
R L Ø S_ （N ）
JA的T x / R X
LINE
司机
Tx
脉冲
成型
蒂姆· ING
控制
抖动
衰减器
M UX
HDB3/
B3ZS
编码器
保持T PD一ta_ （N ）
T N ð ata_ （N ）
牛逼XC lk_ （N ）
牛逼AO S _ （N ）
ð evice
MONITOR
Tx
控制
建华正报0
建华的N EL 1
建华正报2
牛逼xL的ë V_ （N ）
牛逼XO ñ _ （N ）
ñ释：1 （N ） = 0 ， 1或2个FO ř RESP EC略去建华正ELS
2。■ ERIA升临策这么R IN terface在putp在南非重新SH重新DBY前作其中的三个建华正ELS在"H OS t"模式的ð红efin版在前作"H一个RD娃re" M OD即
发送接口特性
•
接受来自终端设备要么单轨或双轨数据，并产生一个双极性信号提供给
LINE
•
集成的脉冲整形电路
•
内置B3ZS / HDB3编码器（其可以被禁用）
•
接受发送时钟具有30 ％-70 ％的占空比
•
生成符合对E3应用的ITU - T G.703脉冲模板脉冲
•
生成符合DSX - 3脉冲模板，如符合Bellcore GR -499规定的脉冲
-core
和
ANSI T1.102_1993
•
生成符合STSX - 1脉冲模板，如符合Bellcore GR -253 -CORE指定的脉冲
•
发射机可以以支持冗余的设计被关闭
接收接口特性
•
集成自适应接收均衡（可选）最佳时钟和数据恢复
•
声明并清除符合ITU -T G.775要求的LOS缺陷的E3和DS3的应用
•
会见抖动容限要求，在ITU -T G.823_1993的E3应用规定
•
会见抖动容限要求，符合Bellcore GR -499 -CORE的DS3应用规定
•
声明信号（ LOS ）的损失锁（ LOL ）报警和损失
•
内置B3ZS / HDB3解码器（其可以被禁用）
•
而LOS条件被宣布恢复的数据可以静音
•
输出要么单轨或双轨数据终端设备
2
EXAR [ EXAR CORPORATION ]
