FMP1617CA0(7)
写周期(4)
地址
tCW(2)
tWR(4)
CMOS LPRAM
TWC
( / UB , / LB控制)
/CS1
CS2
TAW
/ UB , / LB
tAS(3)
TBW
tWP(1)
/ WE
DATA IN
数据输出
TDW
TDH
数据有效
高-Z
高-Z
1.低/ CS重叠( TWP )和/我们在写操作发生。写开始时/ CS变低和/ WE变低与
ASSERTING / UB或/ LB单字节操作或同时主张/ UB和/磅双字节操作。写
在最早的过渡结束时,/ CS升高和/ WE变高。雷公藤多甙是从写开始到测量
写的末尾。
2. TCW从/ CS测量变为低电平写入结束。
3. TAS从地址有效到写操作的开始测量。
4. tWR是写入地址变更的末端测量。 tWR的应用的情况下写的结尾/ CS或/我们要高。
5.不要与持续时间> 20US周期时序比tRC的( TWC )缩短访问设备。
页写周期
(地址控制, CS2 = V
IH
)
TMRC
TWC
TPC
TPC
TPC
TPC
TPC
TPC
TPC
A0~A3
A4~A20
/CS1
CS2
/ UB , / LB
tAS(3)
/ WE
TDW
TDH
TDW
TDH
TDW
TDH
TDW
TDH
TDW
TDH
TDW
TDH
TDW
TDH
TDW
TDH
DATA IN
高-Z
tWHZ
数据有效
数据有效
数据有效
数据有效
数据有效
数据有效
数据有效
数据有效
高-Z
拖车
数据输出
数据中,未定义
1.低/ CS重叠( TWP )和/我们在写操作发生。写开始时/ CS变低和/ WE变低与
ASSERTING / UB或/ LB单字节操作或同时主张/ UB和/磅双字节操作。写
在最早的过渡结束时,/ CS升高和/ WE变高。雷公藤多甙是从写开始到测量
写的末尾。
2. TCW从/ CS测量变为低电平写入结束。
3. TAS从地址有效到写操作的开始测量。
4. tWR是写入地址变更的末端测量。 tWR的应用的情况下写的结尾/ CS或/我们要高。
5.不要与持续时间> 20US周期时序比tRC的( TWC )缩短访问设备。
6.如果页面地址是超过3纳秒,写入无效的地址可能发生。
9
修订版0.1
2006年6月