引脚说明
“低”电平是70％，而与电源电压的30％，如图所示，在电气特性表。该
弱“输出”设备汇/源达110
µA
在5 V电源的水平， 500
µA
在10 V和15 V. 1毫安
TE输入具有内部上拉器件，这样一个简单的开关可以用来强制输入低电平。
而TE的高，编码器是完全被禁止，在振荡器被抑制，并且在漏电流是
降低到静态电流。当TE被拉低时，振荡器起振并发射序列
开始。的输入然后被顺序地选择，并确定是做出关于输入的逻辑状态。
这个信息是通过D串行发送
OUT
引脚。
3.2
MC145027
这个解码器从编码器接收到的串行数据，并输出该数据，如果它是有效的。所发送的
数据，由两个相同的话，则在接收过程中检查的点点滴滴。第5位三元
被假设为地址。如果接收到的地址与本地地址，在未来四年（数据）位匹配
在内部存储，但不传输到输出数据锁存器。作为第二个编码字是
接收时，地址必须再次匹配。如果发生匹配，则新数据比特对检查
先前存储的数据位。如果数据的两个半字节（ 4位各自）的比赛，该数据被转移到
输出数据锁存器通过VT并保持，直到新的数据代替。同时，对VT输出管脚
带来了高并保持高电平，直到接收到一个错误，或者直到接收到四个数据没有输入信号
周期（见
虽然地址信息，可以在三进制编码，数据信息必须是1或0 。
甲三元（开路）的数据线被解码为一个逻辑1 。
3.3
MC145028
这个译码器工作在相同的方式MC145027除了9条地址线用于与
没有数据输出。对VT输出用于表明一个有效的地址已被接收。为
传输的安全性，两个相同的传输字必须连续一个VT输出前收到
信号发出。
该MC145028允许19683地址时，三元水平使用。 512地址是可能的，当
二进制电平被使用。
4
4.1
引脚说明
编码器MC145026
A1 - A5 ， A6 / D6 - A9 / D9
地址，地址/数据输入（引脚1 - 7 ， 9 ， 10 ）
这些地址/数据输入，进行编码和数据被串行地从编码器通过D发送的
OUT
引脚。
R
S
, C
TC
, R
TC
（引脚11，12，和13）
这些管脚是编码器的振荡器部分的一部分（见
MC145026 ， MC145027 ， MC145028技术数据，第4版
飞思卡尔半导体公司
9
FREESCALE [ FREESCALE SEMICONDUCTOR, INC ]
