概述
EXTAL
MODA
35
MODB
34
XTAL
38
EV
SS
PC3
PC2
PC1
PC0
V
SS
43
42
41
40
39
37
36
E
PC4
PC5
PC6
PC7
XIRQ
PD7
PD6
RESET
IRQ
PD0
PD1
1
2
3
4
5
6
7
8
9
10
12
PB0
PB1
PB2
PB3
PB4
PB5
PB6
PB7
NC
PA0
PA1
32
31
30
29
28
27
26
25
24
13
14
15
16
17
18
19
20
21
PA3
23
PA7
PA6
PA5
PA4
PD2
PD3
PD4
PD5
图1-4 。引脚分配为44引脚QFP
1.5电源（V
DD
, V
SS
和EV
SS
)
动力通过V提供给MCU
DD
和V
SS
. V
DD
是电源（+ 5V ±10％ ）和V
SS
is
接地（0V） 。 EV
SS
，可在44引脚PLCC和QFP ，是一个额外的接地引脚。
1.6复位（ RESET）
低电平有效双向控制信号，RESET，作为一个输入来初始化MCU在已知的启动
状态。它也作为一个开漏输出，以指示内部故障在任何被检测到
时钟监视器或计算机正常操作（COP ）看门狗电路。这个引脚此外，国家
是执政的引导模式选择的因素之一。
1.7晶体驱动器和外部时钟输入（ XTAL和EXTAL ）
这两个引脚提供了两种晶体或CMOS兼容的时钟控制内部接口
时钟发生器电路。施加到这些引脚上的频率是比所希望的电子时钟的四倍
率。请参阅
水晶和时钟连接。
1.8电子时钟输出（ E）
E是对内部产生的E时钟输出连接。从E中的信号被用作定时
参考。在E-时钟输出的频率为四分之一，该输入频率在XTAL和
EXTAL引脚。 E时钟可以在单芯片模式被关闭更大的抗噪声能力，如果需要的。看
了解详细信息。
MC68HC711D3数据手册，第2.1
16
飞思卡尔半导体公司
PA2
V
DD
FREESCALE [ FREESCALE SEMICONDUCTOR, INC ]
