电气特性
表12. FMPLL电气规格（续）
(V
DDSYN
= 3.0–3.6 V; V
SS
= V
SSSYN
= 0.0 V ，牛逼
A
= T
L
给T
H
)
规格
特征
CLKOUT周期抖动，在f测
SYS
最大：
13, 14
峰 - 峰抖动（时钟边沿到时钟沿）
长期抖动（平均超过2毫秒间隔）
调频范围限制
15
（不超过˚F
SYS
最大）
ICO频率
f
ICO
= [ f
ref_crystal
×
（MFD + 4）]
÷
（ PREDIV + 1）个
16
f
ICO
= [ f
REF_EXT
×
（MFD + 4）]
÷
（ PREDIV + 1）个
预分频器的输出频率（以PLL ）
符号
C
抖动
—
—
C
MOD
0.8
5.0
0.01
2.4
最低
最大
单位
%
f
CLKOUT
%f
SYS
19
20
21
f
ICO
f
PREDIV
48
f
最大
20
17
兆赫
22
1
4
兆赫
标称晶体和外部参考值是最坏情况下不超过1％ 。该装置能够正常操作，如果频率
保持在规范限定值的±5％ 。此公差范围可为晶体的一段时间内有轻微的频率漂移。
设计者必须吃透源时钟的漂移幅度。
2
所有内部寄存器数据保留在0Hz 。
3
到该装置的最大额定频率（参照
4
参考频率损耗定义为内部检测参考频率，这将转换成PLL自时钟
模式。
5
PLL以自时钟模式（ SCM）频率时的基准频率低于˚F
LOR
。 SCM频率
在CLKOUT球与分隔设置为分频2的系统时钟的测定。
注：在供应链管理中， MFD和PREDIV没有任何效果和RFD被旁路。
6
在晶振模式下使用个FlexCAN振荡器时（无石英晶体使用EXTAL输入高电压参数或
谐振器） 。 （V
EXTAL
– V
XTAL
）必须是
≥
400毫伏的振荡器的比较器以产生输出时钟。
7
在晶振模式下使用个FlexCAN振荡器时（无石英晶体使用EXTAL输入低电压参数或
谐振器） 。 （V
XTAL
– V
EXTAL
）必须是
≥
400毫伏的振荡器的比较器以产生输出时钟。
8
I
XTAL
是振荡器偏置电流从XTAL引脚既EXTAL和XTAL引脚接地。
9
C
PCB_EXTAL
和C
PCB_XTAL
上EXTAL和XTAL ，分别测得的PCB杂散电容。
10
本规范适用于所需的PLL周期改变的MFD的频率控制位后重新锁定
合成器控制寄存器（ SYNCR ） 。从电力与晶体振荡器的参考，锁定时间也包括晶体
启动时间。
11
PLL工作在1：1的PLL模式。
12
V
DDE
= 3.0–3.6 V.
13
抖动是从编程的频率测量是在最大f显示指定的时间间隔平均偏差。
SYS
测量是与设备搭载网络过滤的供应和稳定的外部时钟信号作为时钟源。噪音
注入通过V的PLL电路
DDSYN
和V
SSSYN
和变化的晶体振荡器的频率增加抖动的百分比
对于一个给定的时间间隔。 CLKOUT的分频器被设置为分频2 。
14
值与频率调制禁用。如果频率调制被启用时，抖动是的（抖动+ Cmod上）的总和。
15
选择的调制深度必须不会导致在f中
SYS
值大于的F
SYS
最大指定值。
16
f
17
RFD
).
SYS
=
f
ICO
÷
(2
对于双控制器最大值（ 1： 1）模式（六
最大
÷
2）与预分频器设置为1（ FMPLL_SYNCR [ PREDIV ] = 0B001 ） 。
MPC5554单片机数据手册，第3.0
飞思卡尔半导体公司
21
FREESCALE [ FREESCALE SEMICONDUCTOR, INC ]
