特点
•
•
•
•
•
•
而不需要基于RAM的微ATM端口到端口交换能力
同时MII （ 10 / 100BASE - T）和UTOPIA （半双工）功能
每个PHY可选统计细胞计数器
UTOPIA第2等级添加了FIFO缓冲器兼容接口，以减少总的信元传输
时间。 （早期的乌托邦1级规范的支持。 ）
- 多PHY支持对MPC866 ， MPC859P和MPC859T
- 在MPC866 / 859上的四个PHY支持
- 参数RAM为SPI和I
2
C能没有基于RAM的微搬迁
- 支持使用“拆分”公交全双工UTOPIA两个主（ ATM侧）和从器件（ PHY端）操作
- AAL2 / VBR功能ROM驻留。
达32位的数据总线（动态母线调整为8 ，16，和32位）
三十二个地址线
内存控制器（八家银行）
- 包含完整的动态RAM （ DRAM ）控制器
- 每个银行可以是一个片选或RAS支持DRAM银行
- 最多30个等待状态每个存储器组编程
- 无缝接口页面模式/ EDO / SDRAM，SRAM， EPROM中，闪速EPROM中，与其他存储器
设备。
- DRAM控制器，可编程，支持大多数的大小和高速存储器接口
- 中科院四线，四线WE ，和一个OE线
- 开机复位芯片选择（用于8位，16位或32位内存选项）
- 可变块大小（ 32字节， 256字节）
- 可选择写保护
- 片上总线仲裁逻辑
通用定时器
- 4个16位定时器级联是两个32位定时器
- 门模式下可以启用/禁用计数
- 中断可以在基准匹配和事件捕获屏蔽
快速以太网控制器（ FEC ）
- 使用UTOPIA总线复用时，同时MII （ 10 / 100BASE - T）和UTOPIA操作
系统集成单元（ SIU ）
- 公交车监控
- 软件看门狗
- 周期性中断定时器（ PIT ）
- 低功耗停止模式
•时钟合成器
- 递减器和时基从PowerPC架构
- 复位控制器
- IEEE 1149.1测试访问端口（JTAG）
—
—
—
—
MPC866 / MPC859硬件规格，第2版
飞思卡尔半导体公司
3
FREESCALE [ FREESCALE SEMICONDUCTOR, INC ]
