3.11.1并行数据总线输出缓冲器
该GS9090B的并行数据输出由高阻抗缓冲器驱动的
支持LVTTL和LVCMOS电平。这些缓冲区请使用+ 1.8V或+ 3.3V ，
在IO_VDD和IO_GND引脚提供。当+ 5V的逻辑电平接口，该
IO_VDD引脚应与+ 3.3V供电。对于低功率连接，所述IO_VDD
销可连接到+ 1.8V。
所有的输出缓冲器，包括PCLK的输出，将在高阻抗状态时
复位信号为低电平。
在SMPTE模式3.11.2并行输出
当设备中的SMPTE模式（参见
SMPTE数据输出
在DOUT [9： 0]引脚。
在DVB -ASI模式3.11.3并行输出
当在DVB-ASI模式中操作（见
解码后的8位数据字将是
呈现在DOUT [ 7 ： 0 ] 。 DOUT7 = HOUT是解码的最显著位
传输流数据和DOUT0 = AOUT是至少显著位。 DOUT9会
配置为DVB -ASI状态信号WORDERR和DOUT8为SYNCOUT 。看
对于这些DVB-ASI特定的输出信号的说明。
在数据通过模式3.11.4并行输出
当数据通过模式（参见
该GS9090B呈现的数据
所述输出数据总线，而不执行任何解码，解扰，或
字对齐。
3.12可编程多功能输出
该GS9090B有一个4针多功能输出接口， STAT [ 3 ： 0 ] 。每个位都可以
编程输出下列信号之一： H， V，F ， FIFO_LD ， ANC ，
EDH_DETECT ， FIFO_FULL和FIFO_EMPTY 。
表3-17 ：输出信号可用在多功能输出端口
输出状态信号
H
V
F
FIFO_LD
ANC
EDH_DETECT
参考
GS9090B GenLINX® III 270MB / s的解串器的SDI
数据表
40749 - 5
2010年5月
56 72
GENNUM [ GENNUM CORPORATION ]
