表1-1 ：引脚说明（续）
引脚数
16
名字
CS_TMS
定时
同步
同
SCLK_TCK
TYPE
输入
描述
控制信号
输入
信号
水平LVCMOS / LVTTL
兼容。
芯片选择
/测试模式
SELECT
主机模式（ JTAG / HOST = LOW ） ：
CS / TMS
操作为主机接口
芯片
选择，
CS ，
并活跃
低。
JTAG
测试模式（ JTAG / HOST =高） ：
CS / TMS
操作为
JTAG
测试模式选择， TMS ，并活跃
高。
注：如果该引脚未使用它应该
be
拉至VCC_IO 。
17
SCLK_TCK
不
同步
输入
控制信号
输入
信号
水平LVCMOS / LVTTL
兼容。
串行
数据
时钟
/ TEST
时钟。
所有
JTAG
/主机接口地址，
数据
被移入/出
设备
同步与此
时钟。
主机模式（ JTAG / HOST = LOW ） ：
SCLK_TCK
操作与主机接口串行
数据时钟SCLK 。
JTAG
测试模式（ JTAG / HOST =高） ：
SCLK_TCK
操作为
JTAG
TEST
时钟，
TCK 。
注：如果该引脚未使用它应该
be
拉至VCC_IO 。
18, 48
CORE_GND
不
同步
输入
动力
产量
接地连接
为
数字
逻辑
块。连
to
GND 。
19
SDOUT_TDO
同步
同
SCLK_TCK
控制信号
输入
信号
水平LVCMOS / LVTTL
兼容。
串行
数据输出/测试数据输出
主机模式（ JTAG / HOST = LOW ） ：
SDOUT_TDO
操作与主机接口串行输出，
SDOUT ，
用于读取状态和
CON组fi guration
从该信息
的内部寄存器
装置。
JTAG
测试模式（ JTAG / HOST =高） ：
SDOUT_TDO
操作为
JTAG
TEST
数据
输出， TDO 。
20
SDIN_TDI
同步
同
SCLK_TCK
输入
控制信号
输入
信号
水平LVCMOS / LVTTL
兼容。
串行
数据输入/测试数据输入
主机模式（ JTAG / HOST = LOW ） ：
SDIN_TDI
操作与主机接口串行输入，
SDIN ，
习惯/过去常常
写地址，
CON组fi guration
信息到内部
寄存器
装置。
JTAG
测试模式（ JTAG / HOST =高） ：
SDIN_TDI
操作为
JTAG
TEST
数据
输入， TDI 。
注：如果该引脚未使用它应该
be
拉至VCC_IO 。
21, 29, 43
IO_VDD
不
同步
输入
动力
供电电源
数字
I / O 。
对于3.3V宽容的I / O，
CONNECT
引脚为+ 1.8V DC或+ 3.3V DC 。
对于一个5V容限I / O，
CONNECT
销至+ 3.3V DC 。
注：对于电源排序要求，请参阅
22, 27
RSV
–
–
版权所有。别
连接。
GS9092A GenLINX® III 270MB / s的串行器的SDI和
DVB -ASI
数据表
34715 - 4
2010年5月
8 63
GENNUM [ GENNUM CORPORATION ]
