欢迎访问ic37.com |
会员登录 免费注册
发布采购

GS72116AU 参数 Datasheet PDF下载

GS72116AU图片预览
型号: GS72116AU
PDF下载: 下载PDF文件 查看货源
内容描述: 128K ×16的2Mb SRAM的异步 [128K x 16 2Mb Asynchronous SRAM]
分类和应用: 静态存储器
文件页数/大小: 18 页 / 491 K
品牌: GSI [ GSI TECHNOLOGY ]
 浏览型号GS72116AU的Datasheet PDF文件第3页浏览型号GS72116AU的Datasheet PDF文件第4页浏览型号GS72116AU的Datasheet PDF文件第5页浏览型号GS72116AU的Datasheet PDF文件第6页浏览型号GS72116AU的Datasheet PDF文件第8页浏览型号GS72116AU的Datasheet PDF文件第9页浏览型号GS72116AU的Datasheet PDF文件第10页浏览型号GS72116AU的Datasheet PDF文件第11页  
GS72116ATP/J/T/U  
AC Characteristics  
Read Cycle  
-7  
-8  
-10  
-12  
Parameter  
Symbol  
Unit  
Min  
7
Max  
7
Min  
8
Max  
8
Min  
10  
3
Max  
10  
10  
4
Min  
12  
3
Max  
12  
12  
5
Read cycle time  
tRC  
tAA  
tAC  
tAB  
tOE  
tOH  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
Address access time  
3
3
Chip enable access time (CE)  
Byte enable access time (UB, LB)  
Output enable to output valid (OE)  
Output hold from address change  
Chip enable to output in low Z (CE)  
7
8
3
3.5  
3.5  
3
4
5
*
3
3
3
3
tLZ  
*
Output enable to output in low Z (OE)  
Byte enable to output in low Z (UB, LB)  
Chip disable to output in High Z (CE)  
Output disable to output in High Z (OE)  
Byte disable to output in High Z (UB, LB)  
0
3.5  
3
0
4
0
5
0
6
ns  
ns  
ns  
ns  
ns  
tOLZ  
*
0
0
0
0
tBLZ  
*
tHZ  
*
3.5  
3.5  
4
5
tOHZ  
*
3
4
5
tBHZ  
* These parameters are sampled and are not 100% tested.  
Read Cycle 1: CE = OE = V , WE = V , UB and, or LB = V  
IL  
IH  
IL  
tRC  
Address  
tAA  
tOH  
Data Out  
Previous Data  
Data valid  
Rev: 1.04a 10/2002  
7/18  
© 2001, Giga Semiconductor, Inc.  
Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.