GS8160F18/32/36T-5.5/6/6.5/7/7.5/8.5
100引脚TQFP
商用温度
工业级温度
特点
•流经模式操作;引脚14 =无连接
• 2.5 V或3.3 V +10 ％ / - 10 ％，核心供电
• 2.5 V或3.3 V的I / O供电
• LBO引脚的直线或交错突发模式
•在模式引脚内部输入电阻允许浮动模式引脚
•字节写（ BW）和/或全局写（ GW ）的操作
•内部自定时写周期
•用于便携式应用的自动断电
• JEDEC标准的100引脚TQFP封装
1M ×18 ， 512K ×32 ， 512K ×36
18MB同步突发静态存储器
5.5 NS- 8.5纳秒
2.5 V或3.3 V V
DD
2.5 V或3.3 V的I / O
交错为了与线性突发顺序（ LBO ）的输入。该
突发功能不需要使用。新的地址可以被装载
在每一个周期用的芯片性能不劣化。
设计为兼容
对于突发的RAM JEDEC标准要求的FT模式引脚
在引脚14局通过突发RAMS网站的流量选项
设计应采用V
SS
连接到FT引脚位置
以确保最广泛的访问多个供应商的来源。
设计与FT引脚焊盘连接到低电平电路板可以与酿
GSI的管道/流动通过可配置的突发的RAM或任何
通过供应商的流程或可配置的突发SRAM 。板
设计与FT引脚位置接高电平或悬空绝
通过突发RAM采用非流动配置，这样的
的RAM ，以达到流过的功能。
字节写和全局写
通过使用字节写使能进行字节写操作
（BW）的输入与一个或多个单独的字节的写
信号（ Bx的） 。此外，全局写（ GW）是供
写的字节写入所有字节在同一时间，不管
控制输入。
睡眠模式
低功耗（休眠模式）通过断言实现
（高）的ZZ的信号，或通过停止时钟（CK） 。
在休眠模式下的内存数据将被保留。
核心和接口电压
该GS8160F18 / 32 / 36T工作在2.5 V或3.3 V电源
供应量。所有的输入都是3.3 V和2.5 V兼容。另
输出功率（V
DDQ
）引脚用于去耦输出噪声
从内部电路和分别为3.3 V和2.5 V兼容。
功能说明
应用
该GS8160F18 / 32 / 36T是18874368位（ 16777216位
对于X32版本）的高性能同步SRAM与
2位爆裂地址计数器。虽然一个类型的原本
对于二级缓存的应用程序支持开发高
高性能CPU ，该装置现在发现应用
同步SRAM应用，从DSP主
存储网络芯片组的支持。
控制
地址，数据I / O的芯片使能（ E1，E2， E3） ，地址脉冲串
控制输入（ ADSP ， ADSC ， ADV ） ，写控制输入
（ Bx的，BW ， GW）是同步的，并通过一个控制
正边沿触发的时钟输入端（ CK） 。输出使能（ G）
和断电控制（ ZZ ）是异步输入。爆
周期可以与任何ADSP ADSC或输入来启动。在
连拍模式下，会产生后续的突发地址
在内部，并通过ADV控制。突发地址
计数器可以被配置成在计算的线性或
参数简介
-5.5
溢流
通过
2-1-1-1
3.3 V
2.5 V
t
KQ
TCYCLE
CURR （ X18 ）
币种（ X32 / X36 ）
CURR （ X18 ）
币种（ X32 / X36 ）
5.5
5.5
175
200
175
200
-6
6.0
6.0
165
190
165
190
-6.5
6.5
6.5
160
180
160
180
-7
7.0
7.0
150
170
150
170
-7.5 -8.5单位
7.5
7.5
145
165
145
165
8.5
8.5
135
150
135
150
ns
ns
mA
mA
mA
mA
冯： 2.12 11/2004
1/22
©1999 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GSI [ GSI TECHNOLOGY ]
