GS816218(B/D)/GS816236(B/D)/GS816272(C)
GS816218 / 36 BGA引脚说明
符号
A
0
, A
1
An
DQ
A
DQ
B
DQ
C
DQ
D
B
A
, B
B
, B
C
, B
D
NC
CK
BW
GW
E
1
G
ADV
ADSP ， ADSC
ZZ
FT
LBO
ZQ
SCD
TMS
TDI
TDO
TCK
PE
V
DD
V
SS
V
DDQ
TYPE
I
I
I / O
I
—
I
I
I
I
I
I
I
I
I
I
I
I
I
I
O
I
I
I
I
I
描述
地址域的LSB和地址计数器的预置输入
地址输入
数据输入和输出引脚
无连接
时钟输入信号;高电平有效
突发地址计数器提前实现;低电平有效
地址选通（处理器，高速缓存控制器） ;低电平有效
睡眠模式控制;高电平有效
ICA
TI Ø
FLXDrive输出阻抗控制（低=低阻抗[高驱动器] ，高=高阻抗[低
驱动器] ）
单周期取消/双Cyle取消模式控制
扫描测试模式选择
扫描测试数据
扫描测试数据输出
扫描测试时钟
奇偶校验位使能;低电平有效
核心供电
I / O和核心地
输出驱动器电源
冯： 2.17 11/2004
Th
e
x1
8a
nd
x3
6
pa
rt
s
in
th
is
sp
ec
if
8/41
n
ar
eN
ot
流过管道或方式;低电平有效
线性突发顺序模式;低电平有效
Re
co
m
输出使能;低电平有效
m
芯片使能;低电平有效
en
d
全局写使能，将所有字节;低电平有效
ed
字节写，将所有启用的字节;低电平有效
fo
rN
字节写使能为DQ
A
， DQ
B
， DQ
C
， DQ
D
的I / O ;低电平有效
ew
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
De
SIG
n
©1999 ， GSI技术
.
GSI [ GSI TECHNOLOGY ]
