欢迎访问ic37.com |
会员登录 免费注册
发布采购

GS8324Z36B-133 参数 Datasheet PDF下载

GS8324Z36B-133图片预览
型号: GS8324Z36B-133
PDF下载: 下载PDF文件 查看货源
内容描述: 2M ×18 , 1M ×36 , 512K X 72同步36MB的SRAM NBT [2M x 18, 1M x 36, 512K x 72 36Mb Sync NBT SRAMs]
分类和应用: 静态存储器
文件页数/大小: 46 页 / 1157 K
品牌: GSI [ GSI TECHNOLOGY ]
 浏览型号GS8324Z36B-133的Datasheet PDF文件第2页浏览型号GS8324Z36B-133的Datasheet PDF文件第3页浏览型号GS8324Z36B-133的Datasheet PDF文件第4页浏览型号GS8324Z36B-133的Datasheet PDF文件第5页浏览型号GS8324Z36B-133的Datasheet PDF文件第6页浏览型号GS8324Z36B-133的Datasheet PDF文件第7页浏览型号GS8324Z36B-133的Datasheet PDF文件第8页浏览型号GS8324Z36B-133的Datasheet PDF文件第9页  
初步
GS8324Z18(B/C)/GS8324Z36(B/C)/GS8324Z72(C)
119-和209引脚BGA
商用温度
工业级温度
特点
• NBT (无总线转左右)功能,允许零等待
读 - 写 - 读总线利用率;引脚完全兼容
无论流水线和流经NtRAM ™ , NOBL ™和
ZBT SRAM的™
• FT引脚为用户配置或通过管道操作流程
• IEEE 1149.1 JTAG兼容的边界扫描
• ZQ模式引脚为用户可选的高/低输出驱动器
• 2.5 V或3.3 V +10 % / - 5 %,核心供电
• 2.5 V或3.3 V的I / O供电
• LBO引脚的直线或交错突发模式
•字节写( BW)和/或全局写( GW )的操作
•内部自定时写周期
•用于便携式应用的自动断电
• JEDEC标准119-和209焊球BGA封装
管道
3-1-1-1
3.3 V
t
KQ
TCYCLE
CURR ( X18 )
CURR ( X36 )
CURR ( X72 )
CURR ( X18 )
CURR ( X36 )
CURR ( X72 )
t
KQ
TCYCLE
CURR ( X18 )
CURR ( X36 )
CURR ( X72 )
CURR ( X18 )
CURR ( X36 )
CURR ( X72 )
-250 -225 -200 -166 -150 -133单位
2.3 2.5 3.0 3.5 3.8 4.0纳秒
4.0 4.4 5.0 6.0 6.6 7.5纳秒
365
560
660
360
550
640
6.0
7.0
235
300
350
235
300
340
335
510
600
330
500
590
6.5
7.5
230
300
350
230
300
340
305
460
540
305
460
530
7.5
8.5
210
270
300
210
270
300
265
400
460
260
390
450
8.5
10
200
270
300
200
270
300
245
370
430
240
360
420
10
10
195
270
300
195
270
300
215
330
380
215
330
370
11
15
150
200
220
145
190
220
mA
mA
mA
mA
mA
mA
ns
ns
mA
mA
mA
mA
mA
mA
2M ×18 , 1M ×36 , 512K X 72
36MB同步NBT SRAM的
250兆赫, 133MHz的
2.5 V或3.3 V V
DD
2.5 V或3.3 V的I / O
无论是与ADSP或ADSC输入。在连拍模式下,后续的
内部产生并通过控制猝发地址
ADV 。猝发地址计数器可以被配置为计数中
线性或交错为了与线性突发顺序( LBO )
输入。连拍功能不需要使用。新地址可以
在每个周期的芯片的性能不会降低加载。
流经/管道读取
的数据输出寄存器中的功能可以由控制
通过FT模式的用户。抱着FT模式引脚的地方低
RAM的流量通过模式,导致输出数据绕过
数据输出寄存器。控股FT高处的RAM中
管道模式,激活的上升沿触发数据输出
注册。
字节写和全局写
通过使用字节写使能进行字节写操作
(BW)的输入与一个或多个单独的字节的写
信号( Bx的) 。此外,全局写( GW)是供
写字节写入控制的所有字节在同一时间,不管
输入。
FLXDrive ™
该ZQ引脚允许较高的驱动力之间选择( ZQ低)
多点总线的应用程序和正常的驱动强度( ZQ
浮动或高)点至点应用。看到输出驱动器
特性图表的详细信息。
2.5 V
溢流
通过
2-1-1-1
3.3 V
睡眠模式
低功耗(休眠模式)通过断言实现(高)
在ZZ的信号,或通过停止时钟(CK) 。存储器的数据是
在休眠模式下保持不变。
核心和接口电压
该GS8324Z18 / 72分之36工作在2.5 V或3.3 V电源。
所有的输入都是3.3 V和2.5 V兼容。单独的输出电源
(V
DDQ
)引脚用于从内部分离输出噪声
电路和分别为3.3 V和2.5 V兼容。
2.5 V
功能说明
应用
该GS8324Z18 / 36/ 72是37748736位高性能2死
同步SRAM模块用一个2位的猝发地址计数器。
虽然类型的最初开发的2级缓存
支持高性能的CPU ,该设备现在的应用
发现应用程序中的同步SRAM的应用,范围
从DSP总店联网芯片组的支持。
控制
地址,数据的I / O ,芯片使能( E1 ) ,地址突发控制
输入( ADSP , ADSC , ADV ) ,写控制输入( BX, BW ,
GW)是同步的,并通过一个正边沿被控制
触发时钟输入(CK) 。输出使能( G)和断电
控制( ZZ )是异步输入。脉冲串的周期可以启动
冯: 1.00 10/2001
1/46
©2001 ,千兆半导体公司
规格援引如有更改,恕不另行通知。对于最新的文档,请参见http://www.gsitechnology.com 。
NOBL是赛普拉斯半导体公司的商标.. NtRAM是三星电子有限公司的注册商标.. ZBT是集成设备技术公司的商标。