欢迎访问ic37.com |
会员登录 免费注册
发布采购

GS84036T-150 参数 Datasheet PDF下载

GS84036T-150图片预览
型号: GS84036T-150
PDF下载: 下载PDF文件 查看货源
内容描述: 256K ×18 , 128K ×32 , 128K ×36的4Mb同步突发静态存储器 [256K x 18, 128K x 32, 128K x 36 4Mb Sync Burst SRAMs]
分类和应用: 存储静态存储器
文件页数/大小: 31 页 / 629 K
品牌: GSI [ GSI TECHNOLOGY ]
 浏览型号GS84036T-150的Datasheet PDF文件第2页浏览型号GS84036T-150的Datasheet PDF文件第3页浏览型号GS84036T-150的Datasheet PDF文件第4页浏览型号GS84036T-150的Datasheet PDF文件第5页浏览型号GS84036T-150的Datasheet PDF文件第6页浏览型号GS84036T-150的Datasheet PDF文件第7页浏览型号GS84036T-150的Datasheet PDF文件第8页浏览型号GS84036T-150的Datasheet PDF文件第9页  
GS84018/32/36T/B-180/166/150/100
TQFP , BGA
商用温度
工业级温度
特点
• FT引脚为用户配置流过或流水线操作。
•单周期取消( SCD )的操作。
• 3.3V +10 % / - 5 %,核心供电
• 2.5V或3.3V的I / O供电。
• LBO引脚用于线性或交错突发模式。
•在模式引脚内部输入电阻允许浮动模式引脚。
•默认为交错流水线模式。
•字节写(BW)和/或全局写( GW)的操作。
•常见的数据输入和数据输出。
•时钟控制,注册地址,数据和控制。
•内部自定时写周期。
•用于便携式应用的自动断电。
• JEDEC标准的100引脚TQFP或119焊球BGA封装。
-180
5.5ns
3.2ns
330mA
8ns
10ns
190mA
-166
6.0ns
3.5ns
310mA
8.5ns
10ns
190mA
-150
6.6ns
3.8ns
275mA
10ns
10ns
190mA
-100
10ns
4.5ns
190mA
12ns
15ns
140mA
256K ×18 , 128K ×32 , 128K ×36
4MB同步突发静态存储器
流经/管道读取
的180MHz - 100MHz的
3.3V VDD
3.3V & 2.5V的I / O
被使用。新的地址可以在每个周期装载不
退化的芯片性能。
的数据输出寄存器中的功能可以由用户来控制
通过FT模式引脚/焊盘(引脚14的TQFP和凹凸5R
BGA , ) 。抱着FT模式引脚/凹凸低的地方流动的RAM
通过模式,使输出数据绕过数据输出
注册。控股FT高处的RAM的流水线模式,
激活上升沿触发数据输出寄存器。
SCD流水线读
该GS84018 / 32/ 36是一个SCD (单周期取消)流水线
同步SRAM 。 DCD (双循环取消)版本也
available.SCD SRAM的管道命令取消一个阶段少
比读取命令。 SCD的RAM开始关闭其输出
后,立即取消选择命令已被捕获在
输入寄存器。
管道
3-1-1-1
流经
2-1-1-1
TCYCLE
t
KQ
I
DD
t
KQ
TCYCLE
I
DD
字节写和全局写
通过使用字节写使能( BW )进行字节写操作
输入与一个或多个单独的字节的写信号( Bx的) 。在
此外,全局写( GW )是可用于写入所有字节在同一
时,无论该字节写入控制输入。
睡眠模式
低功耗(休眠模式)通过断言实现(高)的
在ZZ信号,或者通过停止时钟(CK) 。存储器数据将被保留
在休眠模式下。
功能说明
应用
该GS84018 / 32/ 36是4718592位( 4,194,304位X32版)
高性能同步SRAM与2位突发地址
计数器。虽然类型的最初开发的2级缓存
支持高性能的CPU ,该装置目前应用
发现应用在同步SRAM的应用范围从
DSP总店联网芯片组的支持。该GS84018 /三十六分之三十二
在一个JEDEC标准的100引脚TQFP或119焊球BGA可用
封装。
核心和接口电压
该GS84018 / 32/ 36处理上采用3.3V电源和所有输入/
输出为3.3V和2.5V兼容。单独的输出电源(V
DDQ
)
引脚用于去耦的输出噪声与内部电路。
控制
地址,数据I / O的芯片使(E
1
, E
2
, E
3
) ,地址脉冲串控制
输入( ADSP , ADSC , ADV )和写控制输入( BX, BW , GW)是
同步和通过正边沿触发的时钟被控制
输入端( CK) 。输出使能( G)和断电控制( ZZ )是
异步输入。突发周期可以与任何ADSP启动
或ADSC输入。在连拍模式下,后续的突发地址
内部产生的并通过ADV控制。突发地址
计数器可以被配置的线性或交织顺序来算
与线性突发顺序( LBO )的输入。连拍功能不需要
冯: 2.05 6/2000
1/31
©1999 ,千兆半导体公司
规格援引如有更改,恕不另行通知。对于最新的文档,请参见http://www.gsitechnology.com 。