GS84018/32/36T/B-180/166/150/100
BGA引脚说明
引脚位置
N4 ， P4
A2，A3， A5，A6， B3，B5 ，C2，C3 ，C5
6 ， R 2， R 6 ，T3， T5
T4
T2, T6
T2, T6
K7 ，K6， L7 ，L6， M6 ，N7， N6 ，P7
H7 ， H6 ， G7 ， G6 ， F6 ， E7 ， E6 ， D7
H 1 ，H 2， G 1， G 2， F 2， E1，E2， D1
K1，K2， L1，L2 ，M2， N1，N2， P1
P6， D 6， D 2， P2
P6， D 6， D 2， P2
L5 ，G5 G3， L3的
P7， N6 ，L6， K7， H6， G7 ，F6， E7 ，D6
D 1， E 2 ，G 2， H 1， K 2 ，L 1， M2 ，N1， P2的
L5 ， G3
B1，C1， R1，T1 ，U2， J3 ，U3， D4 ，L4
器U4 ，J5， U5 ， U6 ，B7， C7 ，R7
P6 ， N7 ， M6 ， L7 ， K6 ， H7 ， G6 ， E6 ， D7 ，
D 2 ，B 1， E 1 ，F 2 ，G 1 ，H 2， K 1 ，L 2 ，N 2，
P 1， G5 ，L3 T4
K4
M4
H4
E4 ， B6
B2
F4
G4
A4，B4
T7
R5
R3
J 2 ，C 4， J4 ，R 4， d 6
D3，E3 ，F3， H3 ，K3， M3 ，N3， P3 ，D5
E5， F5 ，H5， K5 ，M5， N5 ，P5
A 1， F 1 ，J 1 ， M 1， U 1 ，A7 ，F7， J7 ，M7
U7
符号
A
0
, A
1
An
An
NC
An
DQ
A1
-DQ
A8
DQ
B1
-DQ
B8
DQ
C1
-DQ
C8
DQ
D1
-DQ
D8
DQ
A9
， DQ
B9
,
DQ
C9
， DQ
D9
NC
B
A
, B
B
, B
C
, B
D
DQ
A1
-DQ
A9
DQ
B1
-DQ
B9
B
A
, B
B
NC
NC
CK
BW
GW
E
1
, E
3
E
2
G
ADV
ADSP ， ADSC
ZZ
FT
LBO
V
DD
V
SS
V
DDQ
TYPE
I
I
描述
地址字段LSB的信息和地址计数器预置输入。
地址输入
地址输入（ X32 / 36版本）
-
I
I / O
无连接（ X32 / 36版本）
地址输入（ X18版）
数据输入和输出引脚。 （ X32 / 36版本）
I / O
-
I
I / O
I
-
-
I
I
I
I
I
I
I
I
I
I
I
I
I
I
数据输入和输出引脚。 （ X36版）
无连接（ X32版）
字节写使能为DQ
A
， DQ
B
， DQ
C
， DQ
D
I / O的。低电平有效。 （ X36版）
数据输入和输出引脚。 （ X18版）
字节写使能为DQ
A
， DQ
B
I / O的。低电平有效。 （ X18版）
无连接
无连接（ X18版）
时钟输入信号。高电平有效。
字节写。将所有启用的字节。低电平有效。
全局写使能。写入所有字节。低电平有效。
芯片使能。低电平有效。
芯片使能。高电平有效。
输出使能。低电平有效。
突发地址计数器提前启用。低电平有效。
地址选通（处理器，高速缓存控制器） 。低电平有效。
睡眠模式控制。高电平有效。
流过管道或方式。低电平有效。
线性突发顺序模式。低电平有效。
核心供电。
I / O和核心地。
输出驱动器电源。
冯： 2.05 6/2000
9/31
©1999 ，千兆半导体公司
.
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com
GSI [ GSI TECHNOLOGY ]
