GS840H18/32/36AT/B-180/166/150/100
TQFP ， BGA
商用温度
工业级温度
特点
• FT引脚用户可配置的过流或流水线
手术
•单周期取消（ SCD ）的操作
• 3.3 V +10 ％ / - 5 ％，核心供电
• 2.5 V或3.3 V的I / O供电
• LBO引脚的直线或交错突发模式
•在模式引脚内部输入电阻允许浮动模式引脚
•默认为交错流水线模式
•字节写（ BW）和/或全局写（ GW ）的操作
•常见的数据输入和数据输出
•时钟控制，注册地址，数据和控制
•内部自定时写周期
•用于便携式应用的自动断电
• JEDEC标准的100引脚TQFP或119焊球BGA封装
•无铅100引脚TQFP封装
256K ×18 ， 128K ×32 ， 128K ×36
4MB同步突发静态存储器
180兆赫， 100兆赫
3.3 V V
DD
3.3 V和2.5 V的I / O
在内部，并通过ADV控制。突发地址
计数器可以被配置成在计算的线性或
交错为了与线性突发顺序（ LBO ）的输入。该
突发功能不需要使用。新的地址可以被装载
在每一个周期用的芯片性能不劣化。
流经/管道读取
的数据输出寄存器的功能可以通过控制
通过FT模式引脚/焊盘（引脚14的TQFP用户和
凹凸5R在BGA ） 。抱着FT模式引脚/凹凸低
放置在RAM中通过流模式，导致输出数据
绕过数据输出寄存器。控股FT高的地方
在流水线模式的RAM ，激活上升沿触发
数据输出寄存器。
SCD流水线读
该GS840H18 / 32 / 36A是一个SCD （单周期取消）
流水线同步SRAM 。 DCD （双循环取消）
版本也可以。 SCD的SRAM管线取消
命令一期比读取命令少。 SCD的RAM
开始取消选择后，立即关闭其输出
命令已被捕获在所述输入寄存器。
字节写和全局写
通过使用字节写使能进行字节写操作
（BW）的输入与一个或多个单独的字节的写
信号（ Bx的） 。此外，全局写（ GW）是供
写的字节写入所有字节在同一时间，不管
控制输入。
睡眠模式
低功耗（休眠模式）通过断言实现
（高）的ZZ的信号，或通过停止时钟（CK） 。
在休眠模式下的内存数据将被保留。
核心和接口电压
该GS840H18 / 32 / 36A工作在3.3 V电源和
所有的输入/输出3.3 V - 2.5 V兼容。另
输出功率（V
DDQ
）引脚用于去耦输出噪声
从内部电路。
功能说明
应用
该GS840H18 / 32 / 36A是一种4718592位（ 4,194,304位为
X32版本）的高性能同步SRAM与2-
爆位地址计数器。虽然一个类型的原本
对于二级缓存的应用程序支持开发高
高性能CPU ，该装置现在发现应用
同步SRAM的应用范围从DSP总店
联网芯片组的支持。该GS840H18 / 32 / 36A是
在JEDEC标准的100引脚TQFP提供或119焊球
BGA封装。
控制
地址，数据I / O的芯片使（E
1
, E
2
, E
3
） ，地址爆
控制输入（ ADSP ， ADSC ， ADV ） ，写控制输入
（ Bx的，BW ， GW）是同步的，并通过一个控制
正边沿触发的时钟输入端（ CK） 。输出使能（ G）
和断电控制（ ZZ ）是异步输入。爆
周期可以与任何ADSP ADSC或输入来启动。在
连拍模式下，会产生后续的突发地址
参数简介
管道
3-1-1-1
溢流
通过
2-1-1-1
TCYCLE
t
KQ
I
DD
t
KQ
TCYCLE
I
DD
–180
5.5纳秒
3.0纳秒
335毫安
8纳秒
9 NS
210毫安
–166
6.0纳秒
3.5纳秒
310毫安
8.5纳秒
10纳秒
190毫安
–150
6.6纳秒
3.8纳秒
280毫安
10纳秒
12纳秒
165毫安
–100
10纳秒
4.5纳秒
190毫安
12纳秒
15纳秒
135毫安
冯： 1.11 10/2004
1/30
©1999 ， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GSI [ GSI TECHNOLOGY ]
