初步
GS8640Z18/36T-xxxV
100引脚TQFP
商用温度
工业级温度
特点
• NBT （无总线转左右）功能，允许零等待
读 - 写 - 读总线利用率;引脚完全兼容
无论流水线和流经NtRAM ™ ， NOBL ™和
ZBT SRAM的™
• 1.8 V或2.5 V核心供电
• 1.8 V或2.5 V的I / O供电
•用户可配置的管道和流通过模式
• LBO引脚的直线或交错突发模式
•引脚具备4MB ， 9MB ， 18MB和36MB的设备兼容
•字节写操作（ 9位字节）
• 3芯片使能轻松深度扩展信号
• ZZ引脚自动断电
• JEDEC标准的100引脚TQFP封装
•符合RoHS标准的100引脚TQFP封装
72MB流水线和流量通过
同步NBT SRAM
250兆赫， 167兆赫
1.8 V或2.5 V V
DD
1.8 V或2.5 V的I / O
因为它是一种同步装置，地址，数据输入，并
读/写控制输入端上捕获的上升沿
输入时钟。突发顺序控制（ LBO）必须连接到电源
铁路正常运行。异步输入包括
休眠模式使能（ ZZ ）和输出使能。输出使能
用于改写输出的同步控制
司机把RAM的输出驱动器关闭，在任何时候。
写周期是内部自定时的由上升开始
在时钟输入的边缘。这个特性消除了复杂的场外
通过异步SRAM芯片所需的写入脉冲的产生
并简化了输入信号的定时。
该GS8640Z18 / 36T - XXXV可以由用户进行配置
工作在管道或流通方式。操作为
流水线同步装置，也就是说，除了
上升沿触发寄存器捕获输入信号，
器件集成了一个上升沿触发输出寄存器。为
读周期，流水线SRAM的输出数据暂时存储
由边缘触发的输出寄存器的访问周期中
然后释放到输出驱动器的下一次上升边缘
时钟。
该GS8640Z18 / 36T - XXXV与GSI的实现高
高性能的CMOS技术，是在一个JEDEC-可用
标准的100引脚TQFP封装。
功能说明
该GS8640Z18 / 36T - XXXV是72Mbit的同步静态
SRAM 。 GSI的NBT SRAM的，像ZBT ， NtRAM ， NOBL或
其他流水线读/双晚写或流经读/
单后期写的SRAM ，允许使用所有可用总线
带宽不再需要插入取消选择周期
当设备从切换的读写周期。
参数简介
t
KQ
TCYCLE
CURR
(x18)
CURR
(x32/x36)
t
KQ
TCYCLE
CURR
(x18)
CURR
(x32/x36)
-250
3.0
4.0
340
410
6.5
6.5
245
280
-200
3.0
5.0
290
350
7.5
7.5
220
250
-167
3.5
6.0
260
305
8.0
8.0
210
240
单位
ns
ns
mA
mA
ns
ns
mA
mA
管道
3-1-1-1
流经
2-1-1-1
冯： 1.01 6/2006
1/22
© 2004年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GSI [ GSI TECHNOLOGY ]
