初步
GS8662T08/09/18/36E-333/300/267*/250/200/167
165焊球BGA
商用温度
工业级温度
特点
•同时读取和写入SigmaCIO ™接口
•通用I / O总线
• JEDEC标准的引脚和封装
•双数据速率接口
•字节写入（ X36和X18 ）和四位写的（x8）函数
•突发的2读取和写入
• 1.8 V + 100 / -100 mV的核心供电
• 1.5 V或1.8 V HSTL接口
•流水线的读操作与自定时延时写
•完全一致的读取和写入管道
• ZQ引脚可编程输出驱动强度
• IEEE 1149.1 JTAG标准的边界扫描
•与目前9MB ， 18MB ， 36MB和未来的引脚兼容
144MB的设备
• 165焊球为15 mm ×17毫米， 1毫米凸块间距BGA封装
•符合RoHS标准的165焊球BGA封装
72MB SigmaCIO DDR- II
突发的2 SRAM
333兆赫， 167兆赫
1.8 V V
DD
1.8 V和1.5 V的I / O
底部视图
165焊球为15 mm ×17 mm的BGA封
1毫米凸块间距， 11 ×15阵列的凹凸
时钟输入，不差分输入。如果C时钟绑
高， K时钟内部路由火输出
注册代替。
通用I / O X36和X18 SigmaCIO DDR- II B2的RAM
总是在两个数据包传送数据。当一个新的地址是
装， A0预设一个内部1位地址计数器。该
1 （切换）对于突发的每个节拍计数器递增
两种数据传输。
通用I / O X8 SigmaCIO DDR- II B2的RAM总是转移
在两个包的数据。当一个新的地址被加载，LSB的
内部设置为0表示第一个读取或写入转移，
下一个转移递增1 。由于LSB是
脱绑在内部，一个X8 SigmaCIO DDR- II的地址栏
B4 RAM始终是一个地址引脚比宣传的少
索引的深度（例如， 4M ×18具有2048K寻址的索引） 。
SigmaCIO ™系列概述
该GS8662T08 / 09/ 18 / 36E是建立在遵守
为通用I SigmaCIO DDR -II SRAM引脚排列标准/ O
同步SRAM 。他们是75497472位（ 72MB ）
的SRAM 。该GS8662T08 / 09/ 18 / 36E SigmaCIO SRAM是
在一个家庭中低功率的一个元素，低电压HSTL
I / O设计的SRAM在需要的速度来操作
实现经济高效的网络系统。
时序和解决方案
该GS8662T08 / 09/ 18 / 36E SigmaCIO DDR -II SRAM是
同步设备。他们采用两个输入寄存器时钟
输入，K和K K和K是独立的单端时钟
输入，不差分输入到一个差分时钟输入
缓冲区。该设备还允许用户操纵
输出寄存器时钟输入准独立的C和
Ç时钟输入。 C和C也是独立的单端
参数简介
-333
TKHKH
TKHQV
3.0纳秒
0.45纳秒
-300
3.3纳秒
0.45纳秒
-267*
3.75纳秒
0.45纳秒
-250
4.0纳秒
0.45纳秒
-200
5.0纳秒
0.45纳秒
-167
6.0纳秒
0.5纳秒
*在267 MHz的速度斌是仅适用于X18的一部分。
冯： 1.01 9/2005
1/37
© 2005年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GSI [ GSI TECHNOLOGY ]
