GS880Z18/36BT-333/300/250/200/150
同步真值表
手术
读周期，开始突发
读周期，继续突发
NOP /读取，开始爆发
假读，继续爆
写周期，开始突发
写周期，继续突发
写入中止，继续爆发
取消循环，掉电
取消循环，掉电
取消循环，掉电
取消选择周期
取消循环，继续
睡眠模式
时钟边沿忽略，失速
类型地址CK CKE ADV W¯¯ Bx的é
1
E
2
E
3
摹ZZ
R
B
R
B
W
B
B
D
D
D
D
D
外
NEXT
外
NEXT
外
NEXT
NEXT
无
无
无
无
无
无
当前
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
X
L-H
L
L
L
L
L
L
L
L
L
L
L
L
X
H
L
H
L
H
L
H
H
L
L
L
L
H
X
X
H
X
H
X
L
X
X
X
X
X
L
X
X
X
X
X
X
X
L
L
H
X
X
X
H
X
X
X
L
X
L
X
L
X
X
H
X
X
L
X
X
X
H
X
H
X
H
X
X
X
X
L
H
X
X
X
L
X
L
X
L
X
X
X
H
X
L
X
X
X
L
L
H
H
X
X
X
X
X
X
X
X
X
X
L
L
L
L
L
L
L
L
L
L
L
L
H
L
DQ
Q
Q
高-Z
高-Z
D
D
笔记
1,10
2
1,2,10
3
1,3,10
高阻1,2,3,10
高-Z
高-Z
高-Z
高-Z
高-Z
高-Z
-
4
1
1
注意事项：
1.继续突发周期，无论是读还是写，使用相同的控制输入。一个取消继续循环才能进入，如果Dese-
择周期，首先执行。
2.虚拟读取和写入中止可以考虑的NOP ，因为SRAM不执行任何操作。写入中止发生在W时，
引脚采样为低电平，但没有字节写引脚为活动状态，因此不进行任何写操作。
3. G达到有线低，以减少提供给SRAM的控制信号的数目。在输出驱动器将自动关闭
写周期。
4.如果在流水线读周期发生CKE高，在DQ总线将保持有效（低阻抗） 。如果在写周期期间发生CKE高，总线
将保持在高Z。
5， X =无关; H =逻辑高电平; L =逻辑低; BX =高=所有字节写入信号为高; BX =低=一个或多个字节/写
信号是低
6.所有的输入，除了G和ZZ必须满足建立和保持的时钟上升沿时间。
7.等待的状态可以通过设置CKE高插入。
8.该设备包含的电路，以确保所有的输出都在高Z电期间。
9. 2位突发计数器中。
10.地址计数器连累所有的突发继续循环。
冯： 1.02 10/2004
7/24
© 2001年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GSI [ GSI TECHNOLOGY ]
