初步
GS88118/36T-11/11.5/100/80/66
对该SRAM包括写数据的奇偶校验,检查数据进入上写周期的RAM中的有效性。在流
直通模式,将数据写入错误报导有数据输入周期的循环。在管道模式,将数据写入错误
报告的一个时钟周期之后。 (见
写入奇偶校验错误输出时序图。 )
数据奇偶校验模式( DP)引脚必须连接
高设置RAM检查偶校验或低来检查奇校验。读出的数据的奇偶校验不被RAM作为数据检查。
有效性是最好的数据的目标建立的。奇偶校验错误输出为开漏输出,并驱动到低电平,表示
奇偶校验错误。多个奇偶校验错误输出引脚可以共享一个共同的上拉电阻。
写入奇偶校验错误输出时序图
CK
DQ
流经模式
D期间,
TKQ
TLZ
ð在B
太赫兹
tkqx
一个犯错
ð在C
ð在D中
ð在ê
QE
ERR ç
流水线模式
DQ
D期间,
ð在B
TKQ
TLZ
ð在C
太赫兹
tkqx
一个犯错
ð在D中
ð在ê
QE
ERR ç
BPR 1999年5月18日
模式引脚功能
模式名称
突发订单控制
输出寄存器控制
掉电控制
ByteSafe数据奇偶校验控制
冯: 1.11 2000分之9
引脚名称
LBO
FT
ZZ
DP
7/33
状态
L
H或NC
L
H或NC
L或NC
H
L
H或NC
功能
线性突发
交错突发
流经
管道
活跃
待机情况下,我
DD
= I
SB
检查奇校验
检查偶校验
©2000 ,千兆半导体公司
规格援引如有更改,恕不另行通知。对于最新的文档,请参见http://www.gsitechnology.com 。