GS881Z18/36AT-250/225/200/166/150/133
100引脚TQFP
商用温度
工业级温度
特点
•用户可配置的管道和流通过模式
• NBT （无总线转左右）功能，允许零等待
读 - 写 - 读总线利用率
•完全引脚兼容，既流水线和流过
NtRAM ™ ， NOBL ™和ZBT SRAM的™
• IEEE 1149.1 JTAG兼容的边界扫描
•片上写入奇偶校验;偶数或奇数可选择
• 2.5 V或3.3 V +10 ％ / - 10 ％，核心供电
• 2.5 V或3.3 V的I / O供电
• LBO引脚的直线或交错突发模式
•用2M ， 4M ， 8M和设备的引脚兼容
•字节写操作（ 9位字节）
• 3芯片使能轻松深度扩展信号
• ZZ引脚自动断电
• JEDEC标准的100引脚TQFP封装
9MB流水线和流量通过
同步NBT SRAM
250兆赫， 133兆赫
2.5 V或3.3 V V
DD
2.5 V或3.3 V的I / O
因为它是一种同步装置，地址，数据输入，并
读/写控制输入端上捕获的上升沿
输入时钟。突发顺序控制（ LBO）必须连接到电源
铁路正常运行。异步输入包括
休眠模式使能， ZZ和输出使能。输出使能
用于改写输出的同步控制
司机把RAM的输出驱动器关闭，在任何时候。
写周期是内部自定时的由上升开始
在时钟输入的边缘。这个特性消除了复杂的场外
通过异步SRAM芯片所需的写入脉冲的产生
并简化了输入信号的定时。
该GS881Z18 / 36AT可以由用户进行配置
工作在管道或流通方式。操作为
流水线同步装置中，除了在起立边沿
触发寄存器捕获输入信号，该装置
包括一个上升沿触发的输出寄存器。对于读
周期，流水线SRAM的输出数据由暂时存储
的边缘接入周期中触发输出寄存器和
然后释放到输出驱动器的下一次上升边缘
时钟。
该GS881Z18 / 36AT与GSI的实现高
高性能的CMOS技术，是在一个JEDEC-可用
标准的100引脚TQFP封装。
功能说明
该GS881Z18 / 36AT是一个9Mbit同步静态SRAM 。
GSI的NBT SRAM的，像ZBT ， NtRAM ， NOBL或其他
流水线的读/双晚写或流经读/单
后期写的SRAM ，允许使用所有可用总线
带宽不再需要插入取消选择周期
当设备从切换的读写周期。
参数简介
管道
3-1-1-1
3.3 V
2.5 V
溢流
通过
2-1-1-1
3.3 V
2.5 V
t
KQ
TCYCLE
CURR （ X18 ）
CURR （ X36 ）
CURR （ X18 ）
CURR （ X36 ）
t
KQ
TCYCLE
CURR （ X18 ）
CURR （ X36 ）
CURR （ X18 ）
CURR （ X36 ）
-250 -225 -200 -166 -150 -133单位
2.5 2.7 3.0 3.4 3.8 4.0纳秒
4.0 4.4 5.0 6.0 6.7 7.5纳秒
280
330
275
320
5.5
5.5
175
200
175
200
255
300
250
295
6.0
6.0
165
190
165
190
230
270
230
265
6.5
6.5
160
180
160
180
200
230
195
225
7.0
7.0
150
170
150
170
185
215
180
210
7.5
7.5
145
165
145
165
165
190
165
185
8.5
8.5
135
150
135
150
mA
mA
mA
mA
ns
ns
mA
mA
mA
mA
冯： 1.03 11/2004
1/31
© 2001年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GSI [ GSI TECHNOLOGY ]
