GS88218/36BB/D-333/300/250/200/150
119-和165焊球BGA
商用温度
工业级温度
特点
• FT引脚为用户配置或通过管道操作流程
•单/双循环取消选择
• IEEE 1149.1 JTAG兼容的边界扫描
•片上读取奇偶校验;偶数或奇数可选择
• ZQ模式引脚为用户可选的高/低输出驱动器
• 2.5 V或3.3 V +10 ％ / - 10 ％，核心供电
• 2.5 V或3.3 V的I / O供电
• LBO引脚的直线或交错突发模式
•在模式引脚内部输入电阻允许浮动模式引脚
•默认为SCD X18 / X36交错管道模式
•字节写（ BW）和/或全局写（ GW ）的操作
•内部自定时写周期
•用于便携式应用的自动断电
• JEDEC标准119-和165焊球BGA封装
512K ×18 ， 256K ×36
SCD 9MB / DCD同步突发静态存储器
333兆赫， 150兆赫
2.5 V或3.3 V V
DD
2.5 V或3.3 V的I / O
数据输出寄存器。控股FT高处的RAM中
管道模式，激活的上升沿触发数据输出
注册。
功能说明
应用
该GS88218 / 36B是9437184位高性能
同步SRAM与一个2位的猝发地址计数器。虽然
一类最初为2级缓存的应用
支持高性能的CPU ，该装置现在发现
同步SRAM的应用程序，从
DSP总店联网芯片组的支持。
控制
地址，数据的I / O ，芯片使能（ E1 ） ，地址突发控制
输入（ ADSP ， ADSC ， ADV ） ，写控制输入（ BX， BW ，
GW）是同步的，并通过一个正边沿被控制
触发时钟输入（CK） 。输出使能（ G）和断电
控制（ ZZ ）是异步输入。脉冲串的周期可以启动
无论是与ADSP或ADSC输入。在连拍模式下，后续的
内部产生并通过控制猝发地址
ADV 。猝发地址计数器可以被配置为计数中
线性或交错为了与线性突发顺序（ LBO ）
输入。连拍功能不需要使用。新地址可以
在每个周期不装
退化的芯片性能。
流经/管道读取
的数据输出寄存器中的功能可以由控制
通过FT模式的用户。抱着FT模式引脚的地方低
RAM的流量通过模式，导致输出数据绕过
-333
管道
3-1-1-1
t
KQ
TCYCLE
CURR （ X18 ）
币种（ X32 / X36 ）
t
KQ
TCYCLE
CURR （ X18 ）
币种（ X32 / X36 ）
2.5
3.0
250
290
4.5
4.5
200
230
SCD和DCD流水线读
该GS88218 / 36B是SCD （单循环取消）和DCD
（双循环取消）流水线同步SRAM 。 DCD
SRAM的管道禁用命令到相同程度的读出
命令。 SCD的SRAM管线取消命令之一
舞台小于读取命令。 SCD的RAM开始关闭
它们的输出后，立即取消命令已
捕获到的输入寄存器。 DCD的RAM保存取消
命令为一个完整周期，然后开始关闭其
刚刚经过时钟的第二个上升沿输出。可在用户
配置该SRAM用于操作使用任一种模式
SCD模输入。
字节写和全局写
通过使用字节写使能进行字节写操作
（BW）的输入与一个或多个单独的字节的写
信号（ Bx的） 。此外，全局写（ GW）是供
写的字节写入所有字节在同一时间，不管
控制输入。
FLXDrive ™
该ZQ引脚允许较高的驱动力之间选择（ ZQ
低）的多点总线的应用程序和正常的驱动力
（ ZQ浮动或高）点至点应用。见
输出驱动器特性图表的详细信息。
睡眠模式
低功耗（休眠模式）通过断言实现
（高）的ZZ的信号，或通过停止时钟（CK） 。
在休眠模式下的内存数据将被保留。
核心和接口电压
该GS88218 / 36B运行在2.5 V或3.3 V电源。
所有的输入都是3.3 V和2.5 V兼容。单独的输出
电源（V
DDQ
）引脚用于脱钩的输出噪声
内部电路和分别为3.3 V和2.5 V兼容。
中参数简介
-300
2.5
3.3
230
265
5.0
5.0
185
210
-250
2.5
4.0
200
230
5.5
5.5
160
185
-200
3.0
5.0
170
195
6.5
6.5
140
160
-150
3.8
6.7
140
160
7.5
7.5
128
145
单位
ns
ns
mA
mA
ns
ns
mA
mA
流经
2-1-1-1
冯： 1.02 10/2004
1/37
© 2002年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GSI [ GSI TECHNOLOGY ]
