欢迎访问ic37.com |
会员登录 免费注册
发布采购

HSD4M64B4-13N 参数 Datasheet PDF下载

HSD4M64B4-13N图片预览
型号: HSD4M64B4-13N
PDF下载: 下载PDF文件 查看货源
内容描述: 同步DRAM模块32Mbyte ( 4Mx64位) , SO -DIMM , 4Banks , 4K参考, 3.3V [Synchronous DRAM Module 32Mbyte (4Mx64-Bit), SO-DIMM, 4Banks, 4K Ref., 3.3V]
分类和应用: 动态存储器
文件页数/大小: 11 页 / 87 K
品牌: HANBIT [ HANBIT ELECTRONICS CO.,LTD ]
 浏览型号HSD4M64B4-13N的Datasheet PDF文件第3页浏览型号HSD4M64B4-13N的Datasheet PDF文件第4页浏览型号HSD4M64B4-13N的Datasheet PDF文件第5页浏览型号HSD4M64B4-13N的Datasheet PDF文件第6页浏览型号HSD4M64B4-13N的Datasheet PDF文件第8页浏览型号HSD4M64B4-13N的Datasheet PDF文件第9页浏览型号HSD4M64B4-13N的Datasheet PDF文件第10页浏览型号HSD4M64B4-13N的Datasheet PDF文件第11页  
韩光
HSD4M64B4
+3.3V
V
tt
=1.4V
1200Ω
D
OUT
870Ω
50pF*
V
OH
(DC )= 2.4V时,我
OH
= -2mA
V
OL
( DC )= 0.4V时,我
OL
= 2毫安
(图1 )直流输出负载电路
50Ω
D
OUT
Z0=50Ω
50pF
(图2 ) AC输出负载电路
经营AC参数
(交流工作条件,除非另有说明)
VERSION
参数
行有效至行主动延迟
RAS到CAS延迟
行预充电时间
行活动时间
符号
-8
t
RRD
(分钟)
t
RP
(分钟)
t
RP
(分钟)
t
RAS
(分钟)
t
RAS
(最大)
TRC
(分钟)
单位
-10
20
24
24
50
100
68
1
2 CLK + 20纳秒
1
1
1
2
ea
CLK
CLK
CLK
80
70
-L
20
20
20
50
ns
ns
ns
ns
ns
ns
CLK
16
20
20
48
1
1
1
1
行周期时间
在过去的数据来行预充电
到主动延迟的最后一个数据
最后的数据到新的关口。地址的延迟
在最后的数据以突发停止
上校地址上校地址的延迟
的有效输出数据的数量
1
2
t
RDL
(分钟)
t
DAL
(分钟)
t
CDL
(分钟)
t
BDL
(分钟)
t
CCD
(分钟)
CAS延时= 3
CAS延时= 2
2
2
3
4
1
注意事项:
1.时钟周期的最小数目是通过分割与时钟周期时间和所需要的最小时间来确定
然后四舍五入到下一个较大整数。
2.最小的延迟才能完成写操作。
3.所有部件,使每一个周期的列地址的变化。
4.如遇行预充电中断,自动预充电和读取突发停止。
.
网址: www.hbe.co.kr
REV.1.0(August.2002)
韩光电器有限公司。
-
7
-