HSP3824
引脚说明
名字
V
DD
（ ANALOG ）
V
DD
（数字）
GND （模拟）
GND （ DIGITAL ）
V
REFN
V
REFP
I
IN
Q
IN
RSSI
A / D_CAL
针
10, 18, 20
7, 21, 29, 42
11, 15, 19
6, 22, 31, 41
17
16
12
13
14
26
TYPE I / O
动力
动力
地
地
I
I
I
I
I
O
直流电源2.7V - 5.5V
直流电源2.7V - 5.5V
直流电源2.7V - 5.5V ，地面。
直流电源2.7V - 5.5V ，地面。
“负面”基准电压为ADC的（ I和Q ）相对于V
REFP
]
“正”电压基准为ADC的（ I， Q和RSSI ）
模拟输入到同相的内部3-位A / D的接收数据。
模拟输入到正交的内部3位A / D转换接收到的数据。
接收信号强度指示模拟输入。
这个信号在内部用于I和Q的ADC校准电路的一部分。当
ADC校准电路被激活时， ADC的参考电压被调整为
保持ADC的输出在其最佳范围。该引脚上的逻辑1表示
那一个ADC输出或两者都在它们的满刻度值。这个信号可以是
外部集成为一个控制电压用于外部AGC 。
当激活时，发送器CON连接gured投入运营，否则变送器
处于待机模式。 TX_PE是从外部媒体访问控制器的输入
（MAC）或网络处理器到HSP3824 。 TX_PE的上升沿将启动
内部发送状态机和下降沿会抑制状态机。
TX_PE信封发送数据。
TXD是一个输入，用于从串行传输数据或前导/报头信息比特
在MAC或网络处理器的HSP3824 。该数据被接收串行与
LSB科幻RST 。数据在TXCLK的下降沿时钟在HSP3824 。
TXCLK是用于从MAC或网络上接收与TXD数据时钟输出
处理器向HSP3824 ，同步。数据传输上的TXD总线的时钟
入上的下降沿HSP3824 。在时钟边沿也可编程为
在时钟的任一相。钟的速率将取决于
调制类型和数据速率被编程在头的信令网络连接场。
当HSP3824是CON连接gured产生前导码和头信息
在内部， TX_RDY是输出到外部网络处理器指示
前同步码和报头信息已经产生，而HSP3824准备
从以上所述的TXD串行总线的网络处理器接收所述数据分组。该
TX_RDY返回到非活动状态时， TX_PE变为无效指示结束
的数据传输。 TX_RDY是活性高的信号。这个信号是有意义
只有当HSP3824生成其自己的前导码。
空闲信道评估（CCA）是用于发信号的输出信道是明确
来传输。在CCA算法是用户可编程的，做出决定的
RSSI功能，能侦测（ ED ） ，载波侦听（ CRS ）和CCA看门狗
定时器。在CCA算法及其编程特点，在数据描述
表。
逻辑0 =通道清晰传输。
逻辑1 =通道不清晰传输（繁忙） 。
注：该极性是可编程的，并且可以反转。
RXD是一个输出到外部网络处理器传送解调后的报头
在一个串行格式的信息和数据。该数据与LSB的网络连接第一个串行发送。该
数据帧MD_RDY对齐。
RXCLK是时钟输出位时钟。这个时钟用于传输报头信息
并通过RXD串行总线的网络处理器的数据。这个时钟重新佛罗里达州的学分
在收购过程中，比特率use.RXCLK将举行为逻辑“0”状态。
RXCLK变得活跃时的HSP3824输入于数据模式。出现这种情况的一次
位同步声明，并有效信号质量估计而成，比较的时候
编程信号质量阈值。
描述
TX_PE
2
I
TXD
3
I
TXCLK
4
O
TX_RDY
5
O
CCA
32
O
RXD
35
O
RXCLK
36
O
4
HARRIS [ HARRIS CORPORATION ]
