HT9032
引脚说明
引脚名称I / O
电源输入
VDD
VSS
PDWN
时钟
X1
X2
I
O
晶体或陶瓷谐振器应连接到这个引脚和X2 。
该引脚可驱动外部时钟源。
晶体或陶瓷谐振器应连接到这个引脚和X1 。
它可以检测到线路环的能量通过衰减网络，使
振荡器和振铃检测。这是一个施密特触发器输入。
这对夫妻的振铃信号的精确度环形探测器通过衰减
网络。 RDET = ²0²如果一个有效振铃信号被检测到。这是一个施密特触发器输入
放。
¾
¾
I
电源VDD是输入功率的内部逻辑。
接地VSS用于内部逻辑接地连接。
逻辑
²1²
在这个引脚使芯片在掉电模式。当一个逻辑
²0²
是
该管脚，该芯片被激活。这是一个施密特触发器输入。
描述
环检测结果
RDET1
RDET2
I
I
RTIME
RC网络可以连接到这个引脚，以保持引脚电压BE-
振铃信号的峰值之间的低2.2V 。该引脚内部控制
I / O电源并激活需要确定是否局部电路的
来电铃声是有效还是无效。输入是施密特触发器输入。输出
电池结构是NMOS输出。
此输入端连接到所述双绞线的前端侧。这是间
应受偏置到1/2 V
DD
当该装置处于上电模式。该引脚必须
直流电从线路分离。
此输入端连接到所述双绞线的环侧。这是间
应受偏置到1/2 V
DD
当该装置处于上电模式。该引脚必须
直流电从线路分离。
这种开漏输出变低时，检测到有效振铃信号。当
连接PDWN引脚，该引脚可用于自动开机。
此开漏输出变低，指示一个有效的载体是存在于
线。滞后是内置的，以允许瞬间降低了载流子的。
当连接到PDWN引脚，该引脚可用于自动开机。
该引脚呈现每当CDET引脚为低的解调器的输出。
该数据流包括了备用
²1²
和
²0²
图案，标记，和
的数据。在其他时间，该引脚保持高电平。
FSK信号输入
TIP
I
环
I
检测结果
RDET
CDET
O
O
DOUT
O
3
2000年4月6日
HOLTEK [ HOLTEK SEMICONDUCTOR INC ]
