HI-3584
引脚说明
信号
VDD
RIN1A
RIN1B
RIN2A
RIN2B
D/R1
FF1
HF1
D/R2
FF2
HF2
SEL
EN1
EN2
BD15
BD14
BD13
BD12
BD11
BD10
BD09
BD08
BD07
BD06
GND
BD05
BD04
BD03
BD02
BD01
BD00
PL1
PL2
TX / R
HFT
FFT
429DO
429DO
ENTX
CWSTR
RSR
CLK
TX CLK
MR
功能
动力
输入
输入
输入
输入
产量
产量
产量
产量
产量
产量
输入
输入
输入
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
动力
I / O
I / O
I / O
I / O
I / O
I / O
输入
输入
产量
产量
产量
产量
产量
输入
输入
输入
输入
产量
输入
描述
+ 3.3V ± 5 ％ （这三个VDD引脚芯片级封装必须连接到同一个电源）
ARINC接收器1正输入端
ARINC接收器1负输入端
ARINC接收器2的正输入
ARINC接收器2负输入端
接收器1数据准备好标志
FIFO满接收器1
FIFO半满时，接收器1
接收器2数据准备好标志
FIFO满接收器2
FIFO半满时，接收器2
接收数据字节选择（ 0 =字节1） （ 1字节= 2）
数据总线控制，使接收机1数据输出
数据总线控制，使接收器2的数据输出，如果EN1高
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
0V
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
锁存使能，从数据总线字节1进入到发射FIFO。
锁存使能，从数据总线为2字节输入到发射机FIFO。必须遵循PL1 。
发送器就绪标志。变低时， ARINC字加载到FIFO 。变高后，
传输和FIFO为空。
发送FIFO半满
发送FIFO满
“一”从发射机输出数据
从发射机输出的“零点”的数据
启用传输
时钟控制字寄存器
读状态寄存器，如果SEL = 0 ，读取控制寄存器，如果SEL = 1
主时钟输入
发送器时钟等于主时钟（ CLK ） ，无论是10或80分。
主复位，低电平有效
HOLT集成电路
2
HOLTIC [ HOLT INTEGRATED CIRCUITS ]
