HI- 8581 ， HI- 8589
功能说明（续）
接收器逻辑操作
图2是示出每个接收器的逻辑框图。
位时序
ARINC 429指定接收数据的时序如下：
比特率
脉冲上升时间
脉冲下降时间
脉冲宽度
高速
100K BPS的±1％的
1.5 ± 0.5微秒
1.5 ± 0.5微秒
5微秒±5％
低速
12K BPS -14.5K
10 ± 5微秒
10 ± 5微秒
34.5 - 41.7微秒
4.道峡定时器样本空移位寄存器的每
10输入的时钟（ 80，用于低速）后的最后一个数据位
有效接收。如果空存在，道峡计数器
递增。 3计数使下一个接收。
接收器校验位
存储在接收FIFO接收ARINC字的第32位
作为奇偶标志表明良好的奇校验是否再
从传入的ARINC字可察觉。
奇校验接收
奇偶校验位复位指示正确的校验接收
而最终的字，然后写入到接收FIFO 。
偶校验接收
接收机设定的第32位为“1 ”，表示一个奇偶错误
而最终的字，然后写入到接收FIFO 。
因此，从接收FIFO中检索到的第32位将AL-
如何为“0 ”时有效（奇校验） ARINC 429字的重
可察觉。
在HI- 8581和HI- 8589接收信号满足这些specifi-
阳离子和拒绝这些公差使用外部信号
方法描述在这里：
1.时序逻辑需要精确1.0 MHz的时钟
源。建议使用小于0.1 ％的误差。
2.采样移位寄存器是10位长，必须
显示连续三年问鼎，零或空值是consid-
ERED有效数据。为符合资格在上个数据位，一个或零
采样移位寄存器的位必须跟在空
的数据位时间内的下位。一个字的差距空重
张塌塌米三个连续空值在上部和下部
采样移位寄存器的比特。这保证了迷你
妈妈的脉冲宽度。
检索数据
一旦32位的有效识别，接收逻辑产生
序列（ EOS ）结束。如果接收机译码器被使能，并
第9和第10位ARINC匹配的控制字位程序
或者，如果接收器的解码器被禁用，则EOS钟表的数据
就绪标志触发器为"1" ，D / R 1或D / R 2 （或两者）将变低。该
数据标志的接收器保持低电平，直到两个ARINC字节后
从接收器取出。这是通过首先爱科特完成
vating EN与SEL ，字节选择低检索的第一个字节
然后激活与EN SEL高检索的第二个字节。
EN1检索数据的接收器1和EN2从重新获取数据
ceiver 2 。
如果另一个ARINC字被接收并且新的EOS之前发生
的两个字节被检索，该数据由新覆盖
字。
3.每个数据位必须由不少于跟随其前任
8样品和不超过12个样品。以这种方式在
比特率进行检查。正是凭借1 MHz的输入时钟频率，
可接受的数据的比特率如下：
高速
数据比特率MIN
数据比特率最大
83K BPS
125K BPS
低速
10.4K BPS
15.6K BPS
到引脚
SEL
EN
D / R
解码器
控制
位
MUX
控制
32至16 DRIVER
控制
BIT BD14
时钟
选项
时钟
CLK
/
LATCH
启用
控制
BITS 9 & 10
32位锁存器
位
计数器
和
完
顺序
32位移位寄存器
数据
奇偶
查
32ND
位
位时钟
EOS
EOS
问鼎
WORD GAP
WORD GAP
定时器
位时钟
移位寄存器
开始
结束
零
移位寄存器
顺序
控制
零
移位寄存器
错误
错误
发现
时钟
图2中。
接收器框图
HOLT集成电路
4
HOLTIC [ HOLT INTEGRATED CIRCUITS ]
