HI- 8581 ， HI- 8589
引脚说明
信号
V
CC
V+
V-
429DI1 （ A）
429DI1 （ B）
429DI2 （ A）
429DI2 （ B）
D/R1
D/R2
SEL
EN1
EN2
BD15
BD14
BD13
BD12
BD11
BD10
BD09
BD08
BD07
BD06
GND
BD05
BD04
BD03
BD02
BD01
BD00
TX / R
PL1
PL2
血栓素（OUT）
TXB （OUT）
ENTX
CWSTR
CLK
TX CLK
MR
功能
动力
动力
动力
输入
输入
输入
输入
产量
产量
输入
输入
输入
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
动力
I / O
I / O
I / O
I / O
I / O
I / O
产量
输入
输入
产量
产量
输入
输入
输入
产量
输入
+5V ±5%
+ 9.5V至+ 10.5V
-9.5V至-10.5V
描述
ARINC接收器1正输入端
ARINC接收器1负输入端
ARINC接收器2的正输入
ARINC接收器2负输入端
接收器1数据准备好标志
接收器2数据准备好标志
接收数据字节选择（ 0 =字节1） （ 1字节= 2）
数据总线控制，使接收机1数据输出
数据总线控制，使接收器2的数据输出，如果EN1高
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
0V
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
发送器就绪标志。变低时， ARINC字加载到FIFO 。变高
后变速器和FIFO为空。
锁存使能，从数据总线字节1进入到发射FIFO。
锁存使能，从数据总线为2字节输入到发射机FIFO。必须遵循PL1 。
线路驱动器输出 - A面
线路驱动器输出 - B面
启用传输
时钟控制字寄存器
主时钟输入
发送器时钟等于主时钟（ CLK ） ，无论是10或80分。
主复位，低电平有效
HOLT集成电路
2
HOLTIC [ HOLT INTEGRATED CIRCUITS ]
