HMS77C1000A/HMS77C1001A
Contents of Table
OVERVIEW . . . . . . . . . . . . . . . . . . . . . . . . . 1
Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Port RB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
I/O Interfacing . . . . . . . . . . . . . . . . . . . . . . . . . 24
I/O Successive Operations . . . . . . . . . . . . . . . 24
BLOCK DIAGRAM . . . . . . . . . . . . . . . . . . . 2
PIN ASSIGNMENT . . . . . . . . . . . . . . . . . . . 3
PACKAGE DIAGRAM . . . . . . . . . . . . . . . . . 4
PIN FUNCTION . . . . . . . . . . . . . . . . . . . . . . 6
PORT STRUCTURES . . . . . . . . . . . . . . . . . 7
ELECTRICAL CHARACTERISTICS . . . . . . 9
Absolute Maximum Ratings . . . . . . . . . . . . . . . 9
Recommended Operating Conditions . . . . . . . 9
DC Characteristics (1). . . . . . . . . . . . . . . . . . . 10
DC Electrical Characteristics (2) . . . . . . . . . . 11
AC Electrical Characteristics (1) . . . . . . . . . . 12
AC Electrical Characteristics (2) . . . . . . . . . . 13
Typical Characteristics . . . . . . . . . . . . . . . . . . 14
TIMER0 MODULE AND TMR0 REGISTER 26
Timer Mode . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Counter Mode . . . . . . . . . . . . . . . . . . . . . . . . 27
Using Timer0 with an External Clock . . . . . . . 28
Prescaler . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
CONFIGURATION AREA . . . . . . . . . . . . . 30
OSCILLATOR CIRCUITS . . . . . . . . . . . . . 31
XT, HF or LF Mode . . . . . . . . . . . . . . . . . . . . 31
RC Oscillation Mode . . . . . . . . . . . . . . . . . . . 31
RESET . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Power-On Reset (POR) . . . . . . . . . . . . . . . . . 34
Internal Reset Timer (IRT) . . . . . . . . . . . . . . . 36
WATCHDOG TIMER (WDT) . . . . . . . . . . . 37
WDT Period . . . . . . . . . . . . . . . . . . . . . . . . . . 37
WDT Programming Considerations . . . . . . . . 37
ARCHITECTURE . . . . . . . . . . . . . . . . . . . 17
CPU Architecture . . . . . . . . . . . . . . . . . . . . . . 17
MEMORY . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Program Memory . . . . . . . . . . . . . . . . . . . . . . 18
Data Memory . . . . . . . . . . . . . . . . . . . . . . . . . 18
Special Function Registers . . . . . . . . . . . . . . 19
Power-Down Mode (SLEEP) . . . . . . . . . . 38
SLEEP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Wake-up From SLEEP . . . . . . . . . . . . . . . . . . 39
Minimizing Current Consumption . . . . . . . . . . 39
I/O PORTS . . . . . . . . . . . . . . . . . . . . . . . . . 24
Port RA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
TIME-OUT SEQUENCE AND POWER DOWN
STATUS BITS (TO/PD) . . . . . . . . . . . . . 41
POWER FAIL DETECTION PROCESSOR 42
Oct. 2001 Ver. 2.0
HYNIX [ HYNIX SEMICONDUCTOR ]
