1H5DU5182ETR
H5DU5162ETR
引脚说明
针
TYPE
描述
时钟： CK和/ CK是差分时钟输入。所有的地址和控制输入
信号进行采样的CK和负的正边缘的交叉
中/ CK边缘。输出（读取）数据为参考CK和/ CK的口岸
（两个交叉的方向） 。
时钟使能： CKE高激活，并且CKE低停用内部时钟显
的NAL和器件的输入缓冲器和输出驱动器。以CKE LOW提供
预充电电源关闭和自刷新操作（所有银行闲置） ，或
ACTIVE POWER DOWN （行积极参与任何银行） 。 CKE是同步的
POWER DOWN进入和退出，以及自刷新条目。 CKE是asynchro-
理性的自刷新退出，输出禁用。 CKE必须保持
在整个读取和写入访问高。输入缓冲器，但不包括CK ， / CK
和CKE是在断电禁用。输入缓冲器，但不包括CKE是
在自刷新无效。 CKE是SSTL_2输入，而将检测LVC-
VDD后的MOS低电平被施加。
芯片选择：启用或禁用除CK ， / CK ， CKE ， DQS和DM的所有输入。
当CS为高注册的所有命令被屏蔽。 CS提供了外部
在与多家银行系统，银行的选择。 CS被认为是部分
命令代码。
银行地址输入： BA0和BA1确定哪个银行的积极， READ ，
写或预充电命令被应用。
地址输入：提供行地址为ACTIVE命令和同事
UMN地址和自动预充电位读/写命令，选择
一个位置在各行的存储器阵列的。 A10采样
一个预充电命令时，确定是否在预充电适用于
一家银行（ A10 LOW）或所有银行（ A10 HIGH ） 。如果只有一个存储体是成为预
充电时，该银行被选中BA0 ， BA1 。地址输入还提供了
一个模式寄存器设置命令时操作码。 BA0和BA1定义哪些
该模式寄存器设置命令时模式寄存器加载（MRS或
EMRS ） 。
输入命令： / RAS ， / CAS和/ WE （连同/ CS ）定义命令
被输入。
输入数据掩码： DM是输入掩码信号写入数据。输入数据是
在写入期间被屏蔽时DM采样以及输入数据高
访问。 DM进行采样DQS的两边。虽然DM引脚只能是输入，
在DM负荷相匹配的DQ和DQS装载。对于X16 ， LDM corre-
sponds到DQ0 -Q7的数据; UDM对应于DQ8 - Q15中的数据。
数据选通：输出与读出的数据，输入与写入数据。与边缘对齐
读取的数据的，集中在写入数据。用于捕获写数据。对于X16 ，
LDQS对应于DQ0 -Q7的数据; UDQS对应于数据上
DQ8-Q15.
数据输入/输出引脚：数据总线
电源为内部电路和输入缓冲器。
电源的输出缓冲器，可抗噪性能。
参考电压输入端SSTL接口。
无连接。
5
CK ， / CK
输入
CKE
输入
/ CS
输入
BA0 ， BA1
输入
A0 ~ A12
输入
/ RAS ， / CAS ， /
WE
输入
DM
（ LDM ， UDM ）
输入
的DQ
（ LDQS ， UDQS ）
DQ
VDD / VSS
VDDQ / VSSQ
VREF
NC
版本1.0 / 2009年11月
I / O
I / O
供应
供应
供应
NC
HYNIX [ HYNIX SEMICONDUCTOR ]
