1H5PS5162FFR
1.3引脚说明
针
CK ， CK
TYPE
输入
描述
时钟： CK和CK是差分时钟输入。所有地址和控制输入信号进行采样
在CK和CK的下降沿的正沿的通道。输出（读出）的数据是参考
转制为CK和CK的交叉（交叉的两个方向） 。
时钟使能： CKE高激活，并且CKE低停用内部时钟信号和设备
输入缓冲器和输出驱动器。以CKE LOW提供预充电掉电
自刷新操作（所有银行闲置） ，或ACTIVE POWER DOWN （行积极参与任何银行） 。
CKE是同步的POWER DOWN进入和退出，以及自刷新出入境..
CKE必须保持高通量读取和写入访问。输入缓冲器，但不包括
CK ， CK ， CKE和ODT是在断电禁用。输入缓冲器，但不包括CKE都显示
在自刷新禁止。 CKE是SSTL_18输入，但会检测LVCMOS低电平
在VDD应用。
芯片选择：启用或禁用除CK ， CK ， CKE ， DQS和DM的所有输入。所有的命令都
当CS注册的高屏蔽。 CS提供了与外部系统的银行选择
多家银行。 CS被认为是命令代码的一部分。
片上终端控制： ODT使芯片上的终端电阻内部的DDR2
SDRAM 。当启用时，片上终端仅适用于DQ ， LDQS ， / LDQS ， UDQS ， / UDQS ，
LDM和UDM
命令输入： RAS ， CAS和WE （连同CS ）定义命令被输入。
输入数据掩码： DM是输入掩码信号写入数据。当DM是输入数据被屏蔽
在写访问取样与输入数据的高重合。 DM采样上都
DQS的边缘，虽然DM引脚的输入而已， DM加载的DQ和DQS负载匹配
ING 。
银行地址输入： BA0和BA1确定哪个银行的积极，读，写或PRE-
充电命令被应用。银行地址也确定了模式寄存器或
扩展模式寄存器中一个MRS或EMRS周期要被访问。
地址输入：提供行地址为ACTIVE命令，和列地址，
自动预充电位读/写命令，选择一个位置，从存储器中
阵列中的各行。预充电命令时A10进行采样，以确定
无论是预充电适用于一家银行（ A10 LOW）或所有银行（ A10 HIGH ） 。如果只有一个
银行要预充电，该行被选中BA0 ， BA1 。地址输入还提供了
在模式寄存器设置命令操作码。
数据输入/输出：双向数据总线
数据选通：输出与读出的数据，输入与写入数据。边缘与读取数据对齐，岑
在篇幅中写入数据。对于X16 ， LDQS对应于DQ0 〜 DQ7数据; UDQS corre-
sponds对DQ8 〜 DQ15数据。该数据选通信号LDQS ， UDQS可以在单一使用结束
模式或搭配可选的互补信号LDQS ， UDQS提供差分对
在读取和wirtes信令系统。一个EMRS （ 1 ）控制位使能或解散
ABLES所有补充数据选通信号。
无连接：无内部电气连接是否存在。
供应
供应
供应
供应
供应
供应
DQ地面
DLL电源
DLL地面
电源
地
参考电压输入端SSTL接口。
CKE
输入
CS
输入
ODT
RAS ， CAS ， WE
LDM ， UDM
输入
输入
输入
BA0 ， BA1
输入
A0 ~ A12
输入
DQ
输入/输出
（ UDQS ） ， （ UDQS ）
（ LDQS ） ， （ LDQS ）
输入/输出
NC
V
DDQ
V
DDL
V
SSDL
VDD
V
SS
V
REF
本数据手册， "differential DQS signals"是指任何与A10 = 0 EMRS以下的（ 1 ）
X16 LDQS / LDQS和UDQS / UDQS
"single端DQS signals"是指任何与A10 = 1 EMRS的下述（1）
X16 LDQS和UDQS
修订版1.4 /八月2008年
7
HYNIX [ HYNIX SEMICONDUCTOR ]
