HY57V161610ET-I
2 ，银行X 512K ×16位同步DRAM
描述
海力士HY57V161610E是16777216位CMOS同步DRAM ，非常适合用于主存储器和图形应用程序
阳离子这就需要大量的存储密度和高带宽。 HY57V161610E组织为524,288x16 2banks 。
HY57V161610E是提供参考的正沿时钟完全同步操作。所有的输入和输出是同步的
与时钟输入的上升沿。的数据通路内部流水线，以达到非常高的带宽。所有的输入和输出
电压电平与LVTTL兼容。
可编程选项包括管道（ 1,2-读延迟或3）的连续的读，数的长度或写周期initi-
由一个单一的控制命令ated （突发的1,2,4,8或整页的长度），以及脉冲串计数序列（顺序或交错） 。一
突发正在进行读或写周期可以由一个脉冲串被终止终止命令，或者可以通过一个被中断并更换
新的突发读写命令的任何周期。 （此管路设计不是由` 2N`规则的限制。 ）
特点
•
•
•
•
•
•
单一3.0V至3.6V电源
所有器件引脚与LVTTL接口兼容
JEDEC标准400mil 50PIN TSOP- II与引脚为0.8mm
沥青
所有输入和输出参考系统的正沿
时钟
通过UDQM / LDQM数据屏蔽功能
国内两家银行的操作
•
•
•
•
自动刷新和自刷新
4096刷新周期/ 64ms的
可编程的突发长度和突发类型
- 1 ， 2 ， 4 ， 8和全页的顺序突发
- 1， 2,4和8为交错突发
可编程CAS延时; 1 ，2，3时钟
订购信息
产品型号
HY57V161610ET-5I
HY57V161610ET-55I
HY57V161610ET-6I
HY57V161610ET-7I
HY57V161610ET-8I
HY57V161610ET-10I
HY57V161610ET-15I
时钟频率
200MHz
183MHz
166MHz
143MHz
125MHz
100MHz
66MHz
组织
接口
包
2Banks X 512Kbits ×16
LVTTL
400mil
50PIN TSOP II
记
:
1. VDD HY57V161610ET - 5I / 55I （分）为3.15V
这份文件是一个普通的产品说明，如有变更，恕不另行通知。海力士半导体公司不承担任何责任
使用电路的说明。没有专利许可
修订版0.1 / 2003年11月
1
HYNIX [ HYNIX SEMICONDUCTOR ]
