HY57V281620A
4银行x 2米X 16位同步DRAM
描述
海力士HY57V281620A是134,217,728bit CMOS同步DRAM ，非常适合主存储应用场合
需要大的存储密度和高带宽。 HY57V281620A组织为2,097,152x16的4banks
HY57V281620A是提供参考时钟的正边缘完全同步操作。所有输入和输出都是同步的
认列与时钟输入的上升沿。的数据通路内部流水线，以达到非常高的带宽。所有的输入和输出
电压电平与LVTTL兼容。
可编程选项包括管道的长度的连续的读（ 2个读延迟或3） ，数量或写启动周期
由一个单一的控制命令（突发长度的1,2,4,8 ，或整页），以及脉冲串计数序列（顺序或交错） 。一阵
读或写周期的进展可以由脉冲串被终止终止命令，或者可以通过一个新的脉冲串被中断并在更换
读或写命令在任何周期。 （此流水线设计不是由` 2N`规则的限制。 ）
特点
•
•
•
单3.3 ± 0.3V电源
所有器件引脚与LVTTL接口兼容
JEDEC标准400mil 54pin TSOP- II ，具有0.8mm
引脚间距
所有输入和输出参考的正边缘
系统时钟
通过UDQM或LDQM数据屏蔽功能
国内四家银行的操作
•
•
•
•
自动刷新和自刷新
4096刷新周期/ 64ms的
可编程的突发长度和突发类型
- 1，2 ，4，8或全部页面为顺序突发
•
- 1，2 ，4或8对交错突发
可编程CAS延时; 2 ， 3个时钟
•
•
订购信息
产品型号
HY57V281620AT-6
HY57V281620AT-7
HY57V281620AT-K
HY57V281620AT-H
HY57V281620AT-8
HY57V281620AT-P
HY57V281620AT-S
HY57V281620ALT-6
HY57V281620ALT-7
HY57V281620ALT-K
HY57V281620ALT-H
HY57V281620ALT-8
HY57V281620ALT-P
HY57V281620ALT-S
时钟频率
166MHz
143MHz
133MHz
133MHz
125MHz
100MHz
100MHz
166MHz
143MHz
133MHz
133MHz
125MHz
100MHz
100MHz
动力
组织
接口
包
正常
4Banks X 2Mbits
x16
LVTTL
400mil 54pin TSOP II
低功耗
这份文件是一个普通的产品说明，如有变更，恕不另行通知。海力士不承担使用电路的任何责任DE-
划线。没有专利许可。
修订版1.3 /八月01
HYNIX [ HYNIX SEMICONDUCTOR ]
