欢迎访问ic37.com |
会员登录 免费注册
发布采购

HY57V561620CLT-7 参数 Datasheet PDF下载

HY57V561620CLT-7图片预览
型号: HY57V561620CLT-7
PDF下载: 下载PDF文件 查看货源
内容描述: 4银行x 4米X 16Bit的同步DRAM [4 Banks x 4M x 16Bit Synchronous DRAM]
分类和应用: 存储内存集成电路光电二极管动态存储器时钟
文件页数/大小: 12 页 / 214 K
品牌: HYNIX [ HYNIX SEMICONDUCTOR ]
 浏览型号HY57V561620CLT-7的Datasheet PDF文件第2页浏览型号HY57V561620CLT-7的Datasheet PDF文件第3页浏览型号HY57V561620CLT-7的Datasheet PDF文件第4页浏览型号HY57V561620CLT-7的Datasheet PDF文件第5页浏览型号HY57V561620CLT-7的Datasheet PDF文件第6页浏览型号HY57V561620CLT-7的Datasheet PDF文件第7页浏览型号HY57V561620CLT-7的Datasheet PDF文件第8页浏览型号HY57V561620CLT-7的Datasheet PDF文件第9页  
HY57V561620C(L)T(P)
4银行x 4米X 16Bit的同步DRAM
描述
该HY57V561620C (L )T ( P)系列是268,435,456bit CMOS同步DRAM ,非常适合主存储应用
这需要大的存储密度和高带宽。 HY57V561620C (L ), T( P)系列被组织为4,194,304x16 4banks 。
HY57V561620C (L) T( P)的系列是提供参考时钟的正边缘完全同步操作。所有输入和输出
与时钟输入的上升沿同步。的数据通路内部流水线,以达到非常高的带宽。所有输入
和输出电压电平与LVTTL兼容。
可编程选项包括管道的长度( 2个读延迟或3)通过启动连续的读或写周期中,数
一个单一的控制命令(的1,2,4,8或整页的突发长度),以及脉冲串计数序列(顺序或交错) 。一阵读或
正在进行的写周期可以由一个脉冲串被终止终止命令,或者可以通过一个新的脉冲串读或中断,替换
写在任何周期命令。 (此流水线设计不是由` 2N`规则的限制。 )
特点
单3.3 ± 0.3V电源
所有器件引脚与LVTTL接口兼容
JEDEC标准400mil 54pin TSOP- II与引脚为0.8mm
间距(引线封装,或无铅封装)
所有输入和输出参考系统的正沿
时钟
通过UDQM , LDQM数据屏蔽功能
国内四家银行的操作
自动刷新和自刷新
8192刷新周期/ 64ms的
可编程的突发长度和突发类型
- 1,2 ,4,8或全部页面为顺序突发
- 1,2 ,4或8对交错突发
可编程CAS延时; 2 , 3个时钟
订购信息
产品型号
HY57V561620C(L)T(P)-6
HY57V561620C(L)T(P)-7
HY57V561620C(L)T(P)-K
HY57V561620C(L)T(P)-H
HY57V561620C(L)T(P)-8
HY57V561620C(L)T(P)-P
HY57V561620C(L)T(P)-S
注意:
1. HY57V561620CT系列
2. HY57V561620CLT系列
:正常功率&引线54Pin TSOP II
:低功耗&引线54Pin TSOP II
时钟频率
166MHz
143MHz
133MHz
133MHz
125MHz
100MHz
100MHz
动力
组织
接口
400mil 54pin TSOP II
(普通)
/
低功耗
4Banks X 4Mbits X16
LVTTL
(含铅)
/
无铅
3. HY57V561620CTP系列:正常功率&无铅54Pin TSOP II
4. HY57V561620CLTP系列:低功耗&无铅54Pin TSOP II
这份文件是一个普通的产品说明,如有变更,恕不另行通知。 Hynix半导体公司不承担任何责任
使用电路的说明。没有专利许可。
2004年修订版0.5 / 6月
1