欢迎访问ic37.com |
会员登录 免费注册
发布采购

HY57V64820HGLTP-55 参数 Datasheet PDF下载

HY57V64820HGLTP-55图片预览
型号: HY57V64820HGLTP-55
PDF下载: 下载PDF文件 查看货源
内容描述: 4银行X 2米x 8位同步DRAM [4 Banks x 2M x 8Bit Synchronous DRAM]
分类和应用: 动态存储器
文件页数/大小: 11 页 / 82 K
品牌: HYNIX [ HYNIX SEMICONDUCTOR ]
 浏览型号HY57V64820HGLTP-55的Datasheet PDF文件第2页浏览型号HY57V64820HGLTP-55的Datasheet PDF文件第3页浏览型号HY57V64820HGLTP-55的Datasheet PDF文件第4页浏览型号HY57V64820HGLTP-55的Datasheet PDF文件第5页浏览型号HY57V64820HGLTP-55的Datasheet PDF文件第6页浏览型号HY57V64820HGLTP-55的Datasheet PDF文件第7页浏览型号HY57V64820HGLTP-55的Datasheet PDF文件第8页浏览型号HY57V64820HGLTP-55的Datasheet PDF文件第9页  
HY57V64820HGTP
4银行X 2米x 8位同步DRAM
描述
海力士HY57V64820HG是67108864位CMOS同步DRAM ,非常适合主存储应用场合
需要大的存储密度和高带宽。 HY57V64820HG组织为2,097,152x8的4banks 。
HY57V64820HG是提供参考时钟的正边缘完全同步操作。所有输入和输出都是同步的
认列与时钟输入的上升沿。的数据通路内部流水线,以达到非常高的带宽。所有的输入和输出
电压电平与LVTTL兼容。
可编程选项包括管道的长度( 2个读延迟或3)通过启动连续的读或写周期中,数
一个单一的控制命令(的1,2,4,8或整页突发长度)和突发计数序列(顺序或交错) 。一阵读
或写在进展周期可以由一个脉冲串被终止终止命令,或者可以通过一个新的脉冲串读或中断,替换
写在任何周期命令。 (此流水线设计不是由` 2N`规则的限制。 )
特点
单3.3 ± 0.3V电源
所有器件引脚与LVTTL接口兼容
JEDEC标准400mil 54pin TSOP- II与引脚为0.8mm
沥青
所有输入和输出参考系统的正沿
时钟
通过DQM数据屏蔽功能
国内四家银行的操作
自动刷新和自刷新
4096刷新周期/ 64ms的
可编程的突发长度和突发类型
- 1,2 ,4,8或全部页面为顺序突发
- 1,2 ,4或8对交错突发
可编程CAS延时; 2 , 3个时钟
订购信息
产品型号
HY57V64820HGTP-5/55/6/7
HY57V64820HGTP-K
HY57V64820HGTP-H
HY57V64820HGTP-8
HY57V64820HGTP-P
HY57V64820HGTP-S
HY57V64820HGLTP-5/55/6/7
HY57V64820HGLTP-K
HY57V64820HGLTP-H
HY57V64820HGLTP-8
HY57V64820HGLTP-P
HY57V64820HGLTP-S
时钟频率
200/183/166/143MHz
133MHz
133MHz
动力
组织
接口
正常
125MHz
100MHz
100MHz
4Banks X 2Mbits X8
200/183/166/143MHz
133MHz
133MHz
低功耗
125MHz
100MHz
100MHz
LVTTL
400mil 54pin TSOP II
(无铅)
注)
海力士支持无铅一部分与同规格的每一个速度等级。
这份文件是一个普通的产品说明,如有变更,恕不notice.Hynix半导体公司不承担使用任何责任
电路的描述。没有专利许可。
修订版0.1 / 11月3日
1