HY57V653220B
4银行X 512K X 32位同步DRAM
描述
海力士HY57V653220B是67108864位CMOS同步DRAM ，非常适用于存储应用
这需要广泛的数据I / O和高带宽。 HY57V653220B组织为524,288x32 4banks 。
HY57V653220B是提供参考时钟的正边缘完全同步操作。所有的输入和输出
看跌期权与时钟输入的上升沿同步。的数据通路内部流水线实现非常
高带宽。所有的输入和输出电压电平与LVTTL兼容。
可编程选项包括管道的长度的连续的读（ 2个读延迟或3） ，数量或写入
由一个单一的控制命令（ 1,2,4,8或整页突发长度）发起的周期，突发计数
序列（顺序或交错） 。一阵正在进行读或写周期可以由突发终止被终止
命令，或者可以通过一个新的脉冲串被中断并在替换的读或写命令中的任何周期。 （该流水线
设计不是由` 2N`规则的限制。 ）
特点
•
•
•
JEDEC标准的3.3V电源
所有器件引脚与LVTTL接口兼容
JEDEC标准400mil 86pin TSOP- II具有0.5mm的
引脚间距
所有输入和输出参考的正边缘
系统时钟
通过DQM0,1,2和3个数据屏蔽功能
国内四家银行的操作
•
•
•
•
•
自动刷新和自刷新
4096刷新周期/ 64ms的
可编程的突发长度和突发类型
- 1，2 ，4，8或全部页面为顺序突发
•
- 1，2 ，4或8对交错突发
可编程CAS延时; 2 ， 3个时钟
突发读取单一写操作
•
•
订购信息
产品型号
HY57V653220BTC-5
HY57V653220BTC-55
HY57V653220BTC-6
HY57V653220BTC-7
HY57V653220BTC-8
HY57V653220BTC-10P
HY57V653220BTC-10
时钟频率
200MHz
183MHz
166MHz
143MHz
125MHz
100MHz
100MHz
动力
组织
接口
包
正常
4Banks X 512Kbits
x32
LVTTL
400mil 86pin TSOP II
这份文件是一个普通的产品说明，如有变更，恕不另行通知。海力士半导体公司不承担任何
负责使用说明电路。没有专利许可。
Rev.1.6 /十二月01
1
HYNIX [ HYNIX SEMICONDUCTOR ]
