64MB同步DRAM的基础上1M X 4Bank x16的I / O
文档标题
4Bank X 1M X 16位同步DRAM
修订历史
版本号
第一个版本发布
1.0
1.更改TOH : 2.0 --> 2.5
[ TCK = 7 & 7.5 ( CL3 )产品]
1.更改输入高/低电压(页08 )
2.改变直流特性(页09 )
- IDD2NS : 18毫安-> 15毫安
- IDD5 :一百九十五分之二百十/ 180毫安->一百六十零分之一百七十○ / 150毫安
[速度一百六十六分之二百/ 143 / 133MHz的]
3.更改时钟高/低脉冲宽度时间(第11页)
4.更改TAC时间(第11页)
5.改变TRRD时间( 12页)
1.修正版本号: 2.0 -> 1.1
在修订历史记录2.删除备注
3.修正了交流工作条件下
- CL 50pF的-> 30pF的
4.改变DC工作条件
- VIH MAX VDDQ + 2.0 -> VDDQ + 0.3和典型3.3 -> 3.0
- VIL MIN VSSQ - 2.0 -> -0.3
订购信息1.修改笔记的超低功率
1.更正引脚分配A12数控
过冲和下冲1.修正意见
2004年11月
历史
草案日期
备注
1.1
2004年12月
1.2
2004年12月
1.3
1.4
1.5
2005年1月
2005年1月
2005年2月
这份文件是一个普通的产品说明,如有变更,恕不另行通知。海力士不承担任何责任
使用电路的说明。没有专利许可。
2005年修订版1.5 /二月
1