IC41C4400x和IC41LV4400x系列
功能说明
该IC41C4400x和IC41LV4400x是CMOS DRAM的
高速带宽进行了优化，低功率
应用程序。在读或写周期，每个位
通过11或12位地址唯一解决。
这些输入11位（ A0 - A10）的时间为2K
同时为4K刷新设备或12位（ A0 -A11 ）
刷新设备。的行地址由行锁存
地址选通（ RAS）的。列地址被锁存
列地址选通（ CAS） 。
RAS
用来锁存
第9位，
CAS
使用后者的10比特。
刷新周期
保留数据， 2048刷新周期需要在每
32毫秒的周期，或者4096刷新周期需要在每
64ms的时间。有两种方法来刷新存储器：
1.计时每2048行地址（ A0
通过A10 ）或4096行地址（ A0至A11 ）
与RAS每32分别毫秒或64毫秒至少一次。
任何读，写，读 - 修改 - 写或RAS只循环
刷新寻址的行。
2.使用
CAS先于RAS
刷新周期。
CAS-直至─
RAS
刷新由下降沿激活
RAS ，
同时举行
CAS
低。在
CAS先于RAS
刷新
周期，内部9位计数器提供的行AD-
礼服和外部地址输入将被忽略。
CAS先于RAS
是刷新-only模式，没有数据
访问或设备的选择是允许的。因此，输出
在循环过程中保持在高阻状态。
存储周期
存储器周期是由带启动
RAS
低，这是
通过返回两个终止
RAS
和
CAS
HIGH 。对
保证器件正常工作和数据完整性的任何
存储器周期，一旦启动，不能结束或
最低吨前中止
RAS
时间已经过期。新
周期不能启动，直到最小的预充电
时间T
RP
, t
CP
是否已经过去。
POWER- ON
应用在V后
CC
供应的初始暂停
200 μs的需要之后至少8初始
化周期（含周期的任意组合
RAS
信号）。
上电过程中，则建议
RAS
与跟踪
V
CC
或在一个有效的V举行
IH
为了避免电流浪涌。
读周期
读周期由下降沿启动
CAS
or
OE ，
为准过去，一边拿着
WE
HIGH 。该
列地址必须对指定的最小时间
经t
AR
。数据输出变为有效只有当T
RAC
, t
AA
, t
CAC
和T
OEA
都不满意。其结果是，在存取时间是
依赖于它们之间的定时关系
参数。
写周期
写周期是由下降沿启动
CAS
和
WE ，
为准过去。输入数据必须是有效的或
下降沿之前
CAS
or
WE ，
以先到为准
最后。
4
集成电路解决方案公司
DR007-0B二零零二年十月十七日
ICSI [ INTEGRATED CIRCUIT SOLUTION INC ]
