IS61SF6432
IS61SF6432
64K ×32同步
FLOW-通过静态RAM
特点
•
•
•
•
•
•
•
•
•
•
•
•
快速存取时间： 9 NS， NS 10
内部自定时写周期
单个字节写入控制和全局写
时钟控制，注册地址，数据和
控制
奔腾™或线性突发序列控制
使用MODE输入
三芯片使简单的深度扩张
和地址流水线
常见的数据输入和数据输出
由ZZ输入断电控制
JEDEC 100引脚LQFP和PQFP封装
+ 3.3V单电源供电
两个时钟使能和一个时钟禁用
消除多个银行总线争用。
控制引脚模式上电时：
- FT管道模式
- 模式的交错突发模式
- ZZ在正常操作模式
这些控制引脚可以连接到GND
Q
或V
CCQ
改变自己的电状态
提供工业级温度
描述
该
ICSI
IS61SF6432是一种高速，低功耗的同步的
知性静态RAM设计为提供一个可破裂的，高性
曼斯，为奔腾™ ， 680X0 ™二级缓存，并
的PowerPC ™微处理器。它是作为65,536字
由32位，制成与
ICSI
先进的CMOS技术。
该器件集成了2位串计数器，高速SRAM
芯和高驱动能力输出到单个单片
电路。所有同步输入通过寄存器CON-
由一个正边沿触发的单时钟输入控制。
写周期是内部自定时的，由发起
时钟输入的上升沿。写周期可以是从1到
4个字节宽的写控制输入作为控制。
单独的字节使能允许写入单个字节。
BW1
控制DQ1 - DQ8 ，
BW2
控制DQ9 - DQ16 ，
BW3
控制DQ17 - DQ24 ，
BW4
控制DQ25 - DQ32 ，空调
by
BWE
为低。一个低电平
GW
输入将使所有字节
被写入。
连发可以启动或者
ADSP
（地址状态
处理器）或
ADSC
（地址状态缓存控制器）输入
销。随后一阵地址可以内部产生
由IS61SF6432和由受控
ADV
（突发地址
提前）输入引脚。
异步信号包括输出使能（OE ） ，休眠模式
输入（ZZ ） ，时钟（CLK）和突发模式输入（模式） 。一个高
输入的ZZ引脚放SRAM在掉电状态。
当ZZ被拉低（或无连接） ，则通常SRAM
之后的唤醒阶段的三个循环运行。一个低电平
输入，即，接地
Q
， MODE引脚上选择线性突发。 A V
CCQ
（或无连接） MODE引脚选择交错突发。
•
ICSI保留随时更改其产品在任何时候，恕不另行通知，以改进设计和提供最好的产品的权利。我们对任何错误概不负责
它可能出现在本出版物中。 ©版权所有2000年，集成电路解决方案公司
集成电路解决方案公司
SSR004-0B
1
ICSI [ INTEGRATED CIRCUIT SOLUTION INC ]
