IS61SP12836
128K ×36同步
PIPELINED静态RAM
特点
•内部自定时写周期
•单个字节写入控制和全局写
•时钟控制，注册地址，数据和
控制
•奔腾™或线性突发序列控制
使用MODE输入
•三个芯片使简单的深度扩张
和地址流水线
•常见的数据输入和数据输出
• JEDEC 100引脚LQFP和
119引脚PBGA封装
•单+ 3.3V ， + 10 ％， - 5 ％电源
•掉电贪睡模式
描述
该
ICSI
IS61SP12836是一种高速，低功耗的同步的
知性静态RAM设计为提供一个可破裂的，高性
曼斯，为的i486 ™二级缓存，奔腾™ ， 680X0 ™ ，
和PowerPC ™微处理器。它是作为131,072
由36位字，与制造
ICSI
先进的CMOS
技术。该器件集成了一个2位的突发计数器，高
高速SRAM核心和高驱动能力输出到一个
单片电路。所有同步输入通过
由一个正边沿触发的单时钟控制寄存器
输入。
写周期是内部自定时的，由发起
时钟输入的上升沿。写周期可以是从1到
4个字节宽的写控制输入作为控制。
单独的字节使能允许写入单个字节。
BW1
控制DQA ，
BW2
控制DQB ，
BW3
控制DQC ，
BW4
控制DQD ，通过调节
BWE
为低。一个低电平
on
GW
输入会引起将要写入的所有字节。
连发可以启动或者
ADSP
（地址状态
处理器）或
ADSC
（地址状态缓存控制器）输入
销。随后一阵地址可以内部产生
由IS61SP12836和由受控
ADV
（突发地址
提前）输入引脚。
在模式引脚用于选择该串序列顺序，
当该引脚连接到低电平线性脉冲串来实现的。交错
当该引脚为高电平或悬空一阵实现。
快速访问时间
符号
t
KQ
t
KC
参数
时钟存取时间
周期
法时频
-166
3.5
6
166
-150
3.8
6.7
150
-133
4
7.5
133
-117
4
8.5
117
-5
5
10
100
单位
ns
ns
兆赫
ICSI保留随时更改其产品在任何时候，恕不另行通知，以改进设计和提供最好的产品的权利。我们对任何错误概不负责
它可能出现在本出版物中。 ©版权所有2000年，集成电路解决方案公司
集成电路解决方案公司
SSR012-0B
1
ICSI [ INTEGRATED CIRCUIT SOLUTION INC ]
