ICS1524 参数 Datasheet PDF下载

型号：	ICS1524
PDF下载：	下载PDF文件查看货源
内容描述：	双路输出相位控制SSTL - 3 / PECL时钟发生器 [Dual Output Phase Controlled SSTL-3/PECL Clock Generator]
分类和应用：	时钟发生器
文件页数/大小：	24 页 / 395 K
品牌：	ICS [ INTEGRATED CIRCUIT SYSTEMS ]

集成

电路

系统公司

ICS1524

双输出相控SSTL_3 / PECL时钟发生器

概述

该

ICS1524

是一种低成本，极高性能

频率发生器和相控时钟synthe-

分级机。它非常适合于相控时钟

合成和分布以及行同步和

同步锁相信号的应用。

该

ICS1524

提供了两个信道时钟相位CON组

受控的输出; CLK和DPACLK 。这两个输出

通道有两个250 MHz的差分PECL和150

兆赫SSTL_3单端输出引脚。在CLK输出

信道具有固定的相位关系到PLL的输入

和DPACLK使用动态相位调整税务局局长

cuitry以允许相对于输入时钟相位的控制

信号。

或者，在CLK输出可以在半小时运作

率和相位与DPACLK通道对齐，烯

复用模拟到数字的abling多路分解

转换器。在FUNC引脚提供要么regener-

从锁相环ated输入（PLL）的分频器

链输出或再同步和锐化输入

HSYNC 。

先进的PLL利用自己的内部编程

梅布尔反馈分压器或外部分压器，并

由标准予编程

C总线™串行接口。

特点

•

宽广的输入频率范围

• 8 kHz至100 MHz的

250 MHz的平衡差分PECL输出

150 MHz的单端SSTL_3时钟输出

动态相位调整（ DPA ）的DPACLK

输出

•软件控制相位调整

• 360

调整下降到1/64时钟

增量

•

外部或内部的环路滤波器的选择

采用3.3 VDC输入是5V兼容。

C总线串行接口运行在任低速

（100千赫）或高速（400千赫）。

硬件和软件PLL锁定检测

应用

•

通用频率合成

液晶显示器和投影

同步锁相多个视频系统

框图

环

滤波器

引脚配置

VDDD

VSSD

SDA

SCL

PDEN

EXTFB

HSYNC

EXTFIL

XFILRET

VDDA

VSSA

OSC

DPACLK

DPACLK +/-

FUNC

24引脚300密耳SOIC

I C - bus是Philips Corporation的商标。

ICS1524 C版本2003年1月31日

ICS保留随时修改在本标识的设备数据的权利

出版，恕不另行通知。 ICS建议其客户获得

所有设备数据的最新版本，以确认任何信息所依赖

一旦由客户是当前和准确。

ICS1524

HSYNC

CLK

CLK +/-

IREF

CLK +

（ PECL ）

CLK “

（ PECL ）

ACLK + （ PECL ）

ACLK- （ PECL ）

VSSQ

VDDQ

DP CLK （ SSTL ）

CLK

（ SSTL ）

FUNC

（ SSTL ）

LOCK / REF （ SSTL ）

CADR

IC37:专业IC行业平台

专业IC领域供求交易平台:提供全面的IC Datasheet资料和资讯，Datasheet 1000万数据，IC品牌1000多家。

网站导航 Datasheet资料库电子术语电子百科

服务中心 常见问题委托交易会员服务

关于我们 公司简介联系我们免责申明

产品索引：A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9

深圳网络警察报警平台公共信息安全网络监察经营性网站备案信息不良信息举报中心工商网监电子标识全国公安机关备案