ICS527-01
时钟切片机™
用户可配置的零延迟缓冲器
多路输出示例
在这个例子中， 125兆赫的输入时钟被使用。需要8份的50兆赫的八
25MHz的副本，解偏斜及对准到125 MHz的输入时钟。下面的解决方案使用
MK74CB217具有双1至8缓冲器的低引脚到引脚歪斜。
VDD
R5
R6
DIV2
0.01 µF
S0
S1
VDD
ICLK
FBIN
GND
OECLK2
2XDRIVE
F0
F1
F2
R4
R3
R2
R1
R0
VDD
CLK1
CLK2
GND
PDTS
F6
F5
F4
F3
0.01
µF
0.01 µF
INA
QA0
QA1
QA2
VDD
VDD
QA3
QA4
GND
GND
QA5
QA6
QA7
OEA
INB
QB0
QB1
QB2
VDD
VDD
QB3
QB4
GND
GND
QB5
QB6
QB7
OEB
0.01 µF
125兆赫
25 MHZ
该结构产生以下波形：
125兆赫， ICLK
25兆赫， QA0-7
50兆赫， QB0-7
使用等式用于选择所述分频器给出：
25兆赫= 125兆赫• （ FDW + 2 ）
（ RDW + 2 ）
如果FDW = 0，则RDW = 8，这使所需除以5的功能。设置引脚DIV2 = 1给
两个25MHz的和从ICS527-01 50MHz的输出。该FBIN端子被连接到QA7输出
在MK74CB217的。这对准MK74CB217的所有输出，因为在125 MHz的输入
ICS527-01对齐的ICLK和FBIN引脚的上升沿。
在这个例子中，串联终端电阻为清楚起见省略了，但应在所有时钟被使用
输出。
6
修订版020801
集成电路系统公司• 525赛街•圣何塞• CA • 95126 • （ 408 ） 295-9800tel •www.icst.com
MDS 527-01 B
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
