ICS601-25
L
OW
P
HASE
N
OISE
1
TO
5 C
LOCK
M
ULTIPLIER
描述
该ICS601-25是一种低成本，低相位噪声，高
高性能时钟合成器的应用场合
需要低相位噪声，低抖动，低偏移扇出。
它是ICS的“最低相位噪声倍增器，并且还
最低的CMOS器件的产业。使用ICS的专利
analong和数字锁相环（ PLL）的
技术，芯片接受10-27 MHz晶体或
时钟输入，并且产生输出时钟高达156兆赫。
特点
•
•
•
•
•
•
•
•
•
•
•
•
采用20引脚SSOP
使用基本的10 - 27 MHz的晶振或时钟
输出时钟高达156 MHz的
低相位噪声： -132 dBc的/赫兹在10千赫
五低歪斜（ <250 PS ）输出
低抖动 - 18 ps的1西格玛频率为125 MHz
25 mA驱动能力如火如荼CMOS输出
在TTL电平
掉电模式下降低功耗
先进的低功率，亚微米CMOS工艺
提供工业温度级版本
可在Pb（铅）免费包装
3.3 V工作电压
框图
VDD
5
参考
分频器
相
比较
收费
泵
环
滤波器
VCO
CLK1
CLK2
X1/ICLK
晶体或
时钟输入
水晶
振荡器
X2
VCO
DIVIDE
CLK3
CLK4
CLK5
基于ROM
乘
4
S3:0
3
GND
PD
MDS 601-25 ç
I N T E GRAて维C我R C U I吨S y时S T ê米每秒
●
1
525赛STRE等，圣乔本身， CA 9 5126
●
修订版071505
TE L（ 40 8 ） 2 97-12 01
●
W W瓦特I C ST 。 C 0米
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
