ICS601-01
低相位噪声时钟乘法器
描述
该ICS601-01是一种低成本,低相位噪声,高
高性能时钟合成器的应用程序
需要低相位噪声和低抖动。这是
ICS “最低相位噪声倍频,也是
最低的CMOS器件的产业。使用ICS “
专利的模拟和数字锁相环
(PLL)的技术,该芯片接受10-27兆赫
晶体或时钟输入,并且产生输出时钟
高达156 MHz的3.3 V.
特点
• 16引脚SOIC和TSSOP封装
•使用基本的10 - 27 MHz晶振或时钟
•专利PLL最低相位噪声
•输出时钟高达156 MHz的3.3 V
•低相位噪声: -132 dBc的/赫兹在10千赫
•输出使能功能的三状态输出
•低抖动 - 18 ps的1西格玛
• 25 mA驱动全摆幅CMOS输出
在TTL电平的能力
•先进的,低功耗,亚微米CMOS工艺
•工业温度版本
• 3.3 V或5 V工作电压
框图
VDD
参考
DIVIDE
X1/ICLK
相
比较
收费
泵
环
滤波器
VCO
产量
卜FF器
CLK
水晶
振荡器
X2
VCO
DIVIDE
基于ROM
乘
产量
卜FF器
REFOUT
GND
S3 S2 S1 S0
OE
REFEN
1
修订版090800
印00年11月14日
集成电路系统公司• 525赛街•圣何塞• CA • 95126 • ( 408 ) 295-9800tel •www.icst.com
MDS 601-01摹