ICS664-01
数字视频时钟源
应用信息
系列终端电阻
时钟输出走线应使用串联终端。对
系列终止50Ω跟踪（一种常用的跟踪
阻抗） ，放置一个33Ω的电阻串联在
时钟线，尽量靠近时钟输出引脚成为可能。
时钟输出的额定阻抗是20Ω 。
调节板的杂散电容匹配
名义上所需晶体负载电容。为了减少
可能的噪声拾取，使用非常短的PCB走线（和
无孔）被晶体和器件。
的负载电容值可以是大致
由式C = 2（下测定
L
- 6）其中C是
负载电容连接到X1和X2 ，和C
L
为
负载电容的晶体的指定值。
一个典型的晶体C
L
18 pF的，所以C = 2 （ 18 - 6 ） = 24 pF的。
由于这些电容调整杂散电容
PCB的，用你的最后检查输出频率
布局，以查看是否应当改变C的值。
去耦电容
对于任何高性能的混合信号IC，该
ICS664-01必须从系统的电源分离
噪音进行优化。
0.01μF的去耦电容必须连接
每个VDD与PCB地平面之间。对
对干扰系统电源噪声进一步后卫，
该ICS664-01应该使用一个共同的连接
在PCB电源层上的图中所示
下一页。铁氧体磁珠和大容量电容的帮助
减少供应那个可以较低频率的噪声
导致输出时钟的相位调制。
PCB布局建议
为确保最佳的设备性能和最低的输出
相位噪声，遵循以下原则应该是
观察到。
1 ）每一个0.01μF去耦电容应
安装在电路板的元件侧靠近
VDD引脚越好。没有通孔，应使用
之间的去耦电容和VDD引脚。在PCB
跟踪到VDD引脚应保持尽可能的短，
如要通过PCB走线到地面。的距离
铁氧体磁珠和散装解耦从设备是
不太重要。
2 ）外部晶体的旁边安装
设备与短的走线。 X1和X2的痕迹应
不被下一个路由到彼此以最小的空间，
相反，他们应该从分开客场
痕迹。
3 ）为了减少EMI ，并获得最佳的信号完整性，
在33Ω串联端接电阻应放置
关闭到时钟输出。
4）优化布局之一，在所有组件
电路板的同一侧，通过其他最大限度地减少通孔
信号层（铁氧体磁珠和去耦大容量
电容器可以安装在背面） 。其他信号
走线应远离ICS664-01 。这
包括信号迹线正下方的设备，或上
相邻使用的地线平面层的层
装置。
推荐电源连接的
优化设备性能
在V D D P
Ç onnection至3.3V
P流ER P通道
铁素体
珠子
在V D D P
B天狗ð ecoupling Ç apacitor
（如1 ？F的钽）
在V D D P
0.01
˚F ð ecoupling Ç apacitors
所有电源引脚都必须连接到相同的
电压，除VDDO ，其可以被连接到一
为了改变输出电平低的电压。
晶体负载电容
如果使用的是晶体，该晶体的设备连接
应包括垫从X1电容到地
和从X2到地。这些电容是用来
MDS 664-01一
3
●
修订版050704
电话：（ 408 ） 297-1201
●
集成电路系统公司
●
525马街，圣何塞，加利福尼亚95126
www.icst.com
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
